bevorzugter Bereich Deutschland: D4, D5
Eine FPGA basierte Videopipe war zu erweitern für das Einlesen von Kamera Bildern um den Zugriff mit den üblichen Standard Tools und Libraries im Linux Umfeld zu ermöglichen.
Dazu war auch die Treiberentwicklung nötig und die Integration in die Applikation, sowie Integration in den Yocto Build Prozess und die Pflege der Git Repositories.
In Zusammenarbeit mit Intel/Altera Entwicklern wurde eine mehrkanalige Video Pipe, bestehend aus einem Sender (FPGA mit 2xPAL/NTSC Analog Video Input, 1xHDMI Digital Video Input, mit Deinterlacern und Bildmischern), HDMI Radio Link und einem Empfänger (HDMI Video In und Out, USB Interface) debugged, sowie ein Open Source JPEG IP Core eingefügt.
Im Rahmen der Durchführung eines Hochschul Praktikums wurde auf Basis des Xilinx Evaluationboards SP605 mit ISE14.7 ein SoC mit Microblaze CPU, DRAM Interface, UART und einem eigenen IP Core zur PWM Signalgenerierung mit AXI Anbindung an die CPU erstellt.
Erstellung der Firmware in C (Kommandointerface über RS232 zur Steuerung des PWM Signalgenerators)
Schließlich wurde das Projekt noch auf ein Digilent ARTY Board mit Xilinx Artix-35T und Vivado2016.2 portiert.
Proprietäres Prozessor Board mit ARM Controller und mehreren DSPs, SoC auf FPGA Basis (Xilinx Virtex6, VCX195T), mit Microblaze Soft Processor Core, 2GB DDR3 DRAM, Gbit Ethernet, 6 Serial RapidIO Interfaces, 2 proprietären Kamerainterfaces basierend auf Multi Gigabit Transceivern und einem USB3 Device Interface (mit Cypress FX3). Alle hier beschriebenen Komponenten inklusive 3 AXI DMAs sind in einem FPGA vereinigt.
Arbeit im Team, aber hauptverantwortlich sowohl für das FPGA Design als auch das Firmwaredesign und Programmierung in C basierend auf Xilinx Multithreading OS Xilkernel (PThread kompatibel).
Das Gerät wird seit 2014 weltweit vertrieben und es gibt Installationen in Deutschland, Schweden und USA.
Eigenverantwortliche Tätigkeiten:
* FPGA Design mit Xilinx ISE und XPS
* Integration der proprietären Kamerainterfaces mit Mikroprozessor- und DMA- Anbindung (Master).
* SRIO Bridge basierend auf Multi Gigabit Transceivern.
* AXI Stream Anbindung für USB3 Device Interface Chip (FX3 von Cypress, DMA Anbindung, 340MB/s Dauer Transferrate read/write).
* Firmwaredesign und Implementierung auf Basis Xilkernel Multithreading OS mit Xilinx SDK in C.
* Implementierung Debug- und Trace- System
* Socket Programmierung
* Software Update Funktion
Zeilenkamera mit 120MPixel/s, Bildkorrektur und Vorverarbeitung im FPGA, Datenübetragung und Kontrollzugriffe per proprietärem Gigabit Transceiver Interface. FPGA Xilinx Spartan6 XC6SLC75T. Arbeit im Team.
Eigene Leistung:
* Koordination FPGA Gesamtdesign
* ADC SERDES Interface
* proprietäres Videodateninterface auf Basis der Gigabit Transceiver (Datenrate 3,125Gb/s, Slaveinterface ohne Mikrocontroller Unterstützung)
* Beratung bei PCB und Schaltungsdesign
SoC auf FPGA Basis (Xilinx SP605 Evaluation Board, XC6SLX45T), mit proprietärem Kamerainterface auf Gigabit Tranceiver Basis. Microblaze Soft Processor Core, DDR3 SDRAM interface, Datenübermittlung an Host PC per Ethernet (100Mbit, UDP), Host- Kommunikation über UART.
Das Projekt habe ich alleine bearbeitet. Die Arbeiten bestanden aus:
* Definition, Dokumentation und Entwicklung des proprietären Kamerainterfaces auf Basis der Gigabit Transceiver im FPGA (Master und Slave). Datenrate 3,125Gb/s, Kamerasteuerung über Register- und lokale Speicherzugriffe, Videodatentransfer.
* Integration des Kamerainterfaces in einen IP Core mit Anbindung an den Mikrocontroller per AXI Interface (Master).
* Implementierung von Bildkorrekturverfahren und Kamerajustage in C.
* Datentransfer per Ethernet (UDP) zum Host.
* Host Kommunikation über UART.
Der Demonstrator wurde auf der Cebit 2013 ausgestellt.
Zeilenkamera mit 70MPixel/s, Bildkorrektur und Vorverarbeitung im FPGA, FPGA Xilinx Spartan6 XC6SLX45. Arbeit im Team.
Eigene Leistung:
* Koordination FPGA Gesamtdesign
* ADC SERDES Interface
* Beratung bei PCB und SchaltungsdesignEntwicklung einer Win32 GUI Applikation zur Farbkalibrierung von Dokumenten Scannern
Beschreibung: Das Projekt umfasst die Erstellung der Windows Applikation, sowie die Implementierung der notwendigen FPGA und Firmware Erweiterungen. Die Windows Applikation läuft in einem einfachen Modus (Kalibrierassistent) oder im Experten Modus mit MDI Interface. Bilder werden über die TWAIN Scannerschnittstelle geholt. Anschließend erfolgt eine automatische Verarbeitung der IT8 Targets, Umrechnung von Farbkoordinaten zwischen verschiedenen Farbräumen. Die Applikation ist internationalisiert mit Lokalisationen für Deutsch, Englisch, Französisch. Eine Kontexthilfe wurde erstellt. Ein Vorabtest wurde mit einem bereits bestehend Tool unter MS Visual C 7.0 erstellt.
Entwicklungssysteme:
Borland/Codegear RAD Studio 2007
Aldec Active HDL (FPGA Design, VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Mitsubishi C-Compiler
MS Visual C 7.0
Tools:
CVS (Versionskontrolle für VHDL und C Sourcen)
WinMerge
Prozessoren:
Mitsubishi M16C
Rechnersysteme/HW:
Kamera und Controller proprietär
Hostsystem:
Windows NT, 2000, XP, Vista
Sprachen:
VHDL, C/C++
Entwicklung einer Farbzeilenkamera für Hochleistungscanner
Beschreibung: Schaltpläne und komplettes PCB Design (150um Strukturen) für Analog- und Digitalteil. FPGA Design (XC3S500E, 500.000 Systemgatter) komplett in VHDL inklusive Testbenches. Interne Signalverarbeitungsstrukturen: ADC Control, CCD Control, Weißabgleich, Gamma Korrektur, Line Delay, Video Interface. Programmierung sämtlicher Kamera relevanter Funktionen auf dem uController (Mitsubishi M16) in C (Mitsubishi C-Compiler).
Daten der Zeilenkamera: 60MPixel/s peak, 3x7200 Pixel pro zeile (RGB), variable Zeilenfrequenz (bis 8000 Zeilen/s) über PLL steuerbar.
Entwicklungssysteme: Aldec Active HDL (FPGA Design, VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Mitsubishi C-Compiler
Tools: CVS (Versionskontrolle für VHDL und C Sourcen)
WinMerge
Prozessoren: Mitsubishi M16C
Rechnersysteme/HW: Imageboard, Kamera und Controller proprietär
Programme: Altium Designer 2004 (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: VHDL, C
Konzeption und Teilimplementierung eines Multiprozessorboards für Bilddatenverarbeitung
Beschreibung: Konzeptionierung und Implementierung einer Hardware für die Verarbeitung großer Bilder (Standard: 11-40 Megapixel, bis zu 80 Megapixel). Bildoperationen: Drehung, Cropping, JPEG Komprimierung, Bitonalisierung.
Leistung: 300 Bilder pro Minute bei 11 Megapixel. Schnittstellen: proprietäre Videoschnittstelle (Eingang), Gbit Ethernet (Ausgang).
Nebenbedingung: Minimierung der Verlustleistung (kleiner 50W!).
Realisierung mittels 8 parallel arbeitender Mediaprozessoren in Kombination mit 2 FPGAs.
Eigene Aufgaben: Konzeption, Implementierung der Videoschnittstellen (Verbindung verschiedener Clock Domänen mit Entkopplung über FIFO) und YUV Konvertern sowie Controlling und Datenhandling der Mediaprozessoren in einem der FPGAs (Xilinx XC3S1000, 1 Millionen Systemgatter).
Entwicklungssysteme: Aldec Active HDL V6 (FPGA Design Umgebung mit VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Phlips (jetzt NXP) Nexperia NDK
(C/C++ Compiler, Libs, Multitasking OS PSOS für PNX1500)
Tools: CVS (Versionskontrolle VHDL)
WinMerge
Prozessoren: Philips / NXP Nexperia PNX1500
Programme: Altium Designer 2004 (EDA CAD)
Sprachen: VHDL, C (C- Programmierung war nicht meine Aufgabe)
Projektsprache: Deutsch/Englisch
Entwicklung einer Geräte DLL für eine automatische hochgenaue 7-Achsen Messmaschine
Beschreibung: Anbindung einer bereits fertigen und im Einsatz befindlichen 7- achsigen Formmessmaschine (Messgenauigkeit: Sub Mikrometerbereich) an eine universelle Messsoftware. Umsetzung der universellen Steuerungskommandos in maschinenspezifische Steuerungskommandos für den Messcontroller (PCI Einsteckkarte) und die Messmaschine, sowie Umrechnung, Aufbereitung und Rücksendung der Messdaten zur Messsoftware. Basis ist ein Multithreaded Konzept zur gleichzeitigen Bedienung der Kommunikationsschnittstellen. Implementierung der vollautomatischen Werkstückausrichtung und Verwaltung einer Datenbasis für mehrere Messtaster.
Entwicklungssysteme: Microsoft Visual C
Tools: CVS (Versionskontrolle für C Sourcen)
Rechnersysteme/HW: Windows PC
Hostsystem Windows (Win32, Win2000)
Programme: Protel99SE (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: C/C++
Entwicklung einer Farbzeilenkamera für Hochleistungscanner
Beschreibung: Testaufbau für erforderliche Schaltnetzteile (24V auf 5V, 5V auf 3V3, 5V auf 1V5, 5V auf 12V). Schaltpläne und komplettes PCB Design (150um Strukturen) für Analog- und Digitalteil. FPGA Design (Prototyp wegen Verfügbarkeit auf Xilinx XC2V1000 mit 1 Millionen Systemgatter, später Downsizing auf XC2V50) komplett in VHDL inklusive Testbenches. Interne Signalverarbeitungsstrukturen: ADC Control, CCD Control, Weißabgleich, Gamma Korrektur, Line Delay, Video Interface. Programmierung sämtlicher Kamera relevanter Funktionen auf dem uController (Mitsubishi M16) in C (Mitsubishi C-Compiler).
Tests und Voruntersuchungen für weitere Signalverarbeitung mit Eval Board für Philips Trimedia VLIW DSP (letzendlich aus Performance Gründen nicht verwendet).
Daten der Zeilenkamera: 30MPixel/s peak, 3x5000 Pixel pro zeile (RGB), variable Zeilenfrequenz (bis 5700 Zeilen/s) über PLL steuerbar.
Entwicklungssysteme: Aldec Active HDL (FPGA Design Umgebung mit VHDL Simulator)
Xilinx ISE 4.1 (VHDL Synthese, Place & Route)
Phlips Trimedia SDE
Mitsubishi C-Compiler
Tools: Versionskontrolle für VHDL und C Sourcen mit CVS
Diff und Merge mit XEmacs
Prozessoren: Mitsubishi M16C
Philips Trimedia TM1300, 143MHz, 32Bit DSP
Rechnersysteme/HW: Kamera und Controller proprietär
Hostsystem Windows (Win32, Win2000) angebunden über SCSI Ultra 3 Controller
Programme: Protel99SE (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: VHDL, C/C++
Erweiterung einer Win32 Applikation für Dokumentenmanagement
Beschreibung: Software zum Management von sämtlichen MS-Office Dokumenten erweitert für Verteilung der Dokumente in beleibig verschachtelten Unterverzeichnissen und dem Arbeiten mit Links. Überführung aller Dokumente in ein PDF Dokument via Automatisierungsschnittstellen (OLE).
Entwicklungssysteme: MS Visual Basic 6.0
Betriebsysteme: Win95/98,NT,2000
Programme: Proprietär (Siemens intern) sowie MS Office97, Adobe Acrobat 4.0/5.0 (OLE Schnittstellen)
Sprachen: MS VisualBasic
Entwicklung eines UMTS Mobilteil FunktionsmustersLabor Equipment und Meßgeräte vorhanden!
Logic Analyzer HP16700A (104 Digital Ports, 2 Kanal 4GS/500MHz Scope)
DSO/ LA R&S HMO2024
Osziloskope Tektronix TD210
Audioanalyzer Panansonic u.a
bevorzugter Bereich Deutschland: D4, D5
Eine FPGA basierte Videopipe war zu erweitern für das Einlesen von Kamera Bildern um den Zugriff mit den üblichen Standard Tools und Libraries im Linux Umfeld zu ermöglichen.
Dazu war auch die Treiberentwicklung nötig und die Integration in die Applikation, sowie Integration in den Yocto Build Prozess und die Pflege der Git Repositories.
In Zusammenarbeit mit Intel/Altera Entwicklern wurde eine mehrkanalige Video Pipe, bestehend aus einem Sender (FPGA mit 2xPAL/NTSC Analog Video Input, 1xHDMI Digital Video Input, mit Deinterlacern und Bildmischern), HDMI Radio Link und einem Empfänger (HDMI Video In und Out, USB Interface) debugged, sowie ein Open Source JPEG IP Core eingefügt.
Im Rahmen der Durchführung eines Hochschul Praktikums wurde auf Basis des Xilinx Evaluationboards SP605 mit ISE14.7 ein SoC mit Microblaze CPU, DRAM Interface, UART und einem eigenen IP Core zur PWM Signalgenerierung mit AXI Anbindung an die CPU erstellt.
Erstellung der Firmware in C (Kommandointerface über RS232 zur Steuerung des PWM Signalgenerators)
Schließlich wurde das Projekt noch auf ein Digilent ARTY Board mit Xilinx Artix-35T und Vivado2016.2 portiert.
Proprietäres Prozessor Board mit ARM Controller und mehreren DSPs, SoC auf FPGA Basis (Xilinx Virtex6, VCX195T), mit Microblaze Soft Processor Core, 2GB DDR3 DRAM, Gbit Ethernet, 6 Serial RapidIO Interfaces, 2 proprietären Kamerainterfaces basierend auf Multi Gigabit Transceivern und einem USB3 Device Interface (mit Cypress FX3). Alle hier beschriebenen Komponenten inklusive 3 AXI DMAs sind in einem FPGA vereinigt.
Arbeit im Team, aber hauptverantwortlich sowohl für das FPGA Design als auch das Firmwaredesign und Programmierung in C basierend auf Xilinx Multithreading OS Xilkernel (PThread kompatibel).
Das Gerät wird seit 2014 weltweit vertrieben und es gibt Installationen in Deutschland, Schweden und USA.
Eigenverantwortliche Tätigkeiten:
* FPGA Design mit Xilinx ISE und XPS
* Integration der proprietären Kamerainterfaces mit Mikroprozessor- und DMA- Anbindung (Master).
* SRIO Bridge basierend auf Multi Gigabit Transceivern.
* AXI Stream Anbindung für USB3 Device Interface Chip (FX3 von Cypress, DMA Anbindung, 340MB/s Dauer Transferrate read/write).
* Firmwaredesign und Implementierung auf Basis Xilkernel Multithreading OS mit Xilinx SDK in C.
* Implementierung Debug- und Trace- System
* Socket Programmierung
* Software Update Funktion
Zeilenkamera mit 120MPixel/s, Bildkorrektur und Vorverarbeitung im FPGA, Datenübetragung und Kontrollzugriffe per proprietärem Gigabit Transceiver Interface. FPGA Xilinx Spartan6 XC6SLC75T. Arbeit im Team.
Eigene Leistung:
* Koordination FPGA Gesamtdesign
* ADC SERDES Interface
* proprietäres Videodateninterface auf Basis der Gigabit Transceiver (Datenrate 3,125Gb/s, Slaveinterface ohne Mikrocontroller Unterstützung)
* Beratung bei PCB und Schaltungsdesign
SoC auf FPGA Basis (Xilinx SP605 Evaluation Board, XC6SLX45T), mit proprietärem Kamerainterface auf Gigabit Tranceiver Basis. Microblaze Soft Processor Core, DDR3 SDRAM interface, Datenübermittlung an Host PC per Ethernet (100Mbit, UDP), Host- Kommunikation über UART.
Das Projekt habe ich alleine bearbeitet. Die Arbeiten bestanden aus:
* Definition, Dokumentation und Entwicklung des proprietären Kamerainterfaces auf Basis der Gigabit Transceiver im FPGA (Master und Slave). Datenrate 3,125Gb/s, Kamerasteuerung über Register- und lokale Speicherzugriffe, Videodatentransfer.
* Integration des Kamerainterfaces in einen IP Core mit Anbindung an den Mikrocontroller per AXI Interface (Master).
* Implementierung von Bildkorrekturverfahren und Kamerajustage in C.
* Datentransfer per Ethernet (UDP) zum Host.
* Host Kommunikation über UART.
Der Demonstrator wurde auf der Cebit 2013 ausgestellt.
Zeilenkamera mit 70MPixel/s, Bildkorrektur und Vorverarbeitung im FPGA, FPGA Xilinx Spartan6 XC6SLX45. Arbeit im Team.
Eigene Leistung:
* Koordination FPGA Gesamtdesign
* ADC SERDES Interface
* Beratung bei PCB und SchaltungsdesignEntwicklung einer Win32 GUI Applikation zur Farbkalibrierung von Dokumenten Scannern
Beschreibung: Das Projekt umfasst die Erstellung der Windows Applikation, sowie die Implementierung der notwendigen FPGA und Firmware Erweiterungen. Die Windows Applikation läuft in einem einfachen Modus (Kalibrierassistent) oder im Experten Modus mit MDI Interface. Bilder werden über die TWAIN Scannerschnittstelle geholt. Anschließend erfolgt eine automatische Verarbeitung der IT8 Targets, Umrechnung von Farbkoordinaten zwischen verschiedenen Farbräumen. Die Applikation ist internationalisiert mit Lokalisationen für Deutsch, Englisch, Französisch. Eine Kontexthilfe wurde erstellt. Ein Vorabtest wurde mit einem bereits bestehend Tool unter MS Visual C 7.0 erstellt.
Entwicklungssysteme:
Borland/Codegear RAD Studio 2007
Aldec Active HDL (FPGA Design, VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Mitsubishi C-Compiler
MS Visual C 7.0
Tools:
CVS (Versionskontrolle für VHDL und C Sourcen)
WinMerge
Prozessoren:
Mitsubishi M16C
Rechnersysteme/HW:
Kamera und Controller proprietär
Hostsystem:
Windows NT, 2000, XP, Vista
Sprachen:
VHDL, C/C++
Entwicklung einer Farbzeilenkamera für Hochleistungscanner
Beschreibung: Schaltpläne und komplettes PCB Design (150um Strukturen) für Analog- und Digitalteil. FPGA Design (XC3S500E, 500.000 Systemgatter) komplett in VHDL inklusive Testbenches. Interne Signalverarbeitungsstrukturen: ADC Control, CCD Control, Weißabgleich, Gamma Korrektur, Line Delay, Video Interface. Programmierung sämtlicher Kamera relevanter Funktionen auf dem uController (Mitsubishi M16) in C (Mitsubishi C-Compiler).
Daten der Zeilenkamera: 60MPixel/s peak, 3x7200 Pixel pro zeile (RGB), variable Zeilenfrequenz (bis 8000 Zeilen/s) über PLL steuerbar.
Entwicklungssysteme: Aldec Active HDL (FPGA Design, VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Mitsubishi C-Compiler
Tools: CVS (Versionskontrolle für VHDL und C Sourcen)
WinMerge
Prozessoren: Mitsubishi M16C
Rechnersysteme/HW: Imageboard, Kamera und Controller proprietär
Programme: Altium Designer 2004 (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: VHDL, C
Konzeption und Teilimplementierung eines Multiprozessorboards für Bilddatenverarbeitung
Beschreibung: Konzeptionierung und Implementierung einer Hardware für die Verarbeitung großer Bilder (Standard: 11-40 Megapixel, bis zu 80 Megapixel). Bildoperationen: Drehung, Cropping, JPEG Komprimierung, Bitonalisierung.
Leistung: 300 Bilder pro Minute bei 11 Megapixel. Schnittstellen: proprietäre Videoschnittstelle (Eingang), Gbit Ethernet (Ausgang).
Nebenbedingung: Minimierung der Verlustleistung (kleiner 50W!).
Realisierung mittels 8 parallel arbeitender Mediaprozessoren in Kombination mit 2 FPGAs.
Eigene Aufgaben: Konzeption, Implementierung der Videoschnittstellen (Verbindung verschiedener Clock Domänen mit Entkopplung über FIFO) und YUV Konvertern sowie Controlling und Datenhandling der Mediaprozessoren in einem der FPGAs (Xilinx XC3S1000, 1 Millionen Systemgatter).
Entwicklungssysteme: Aldec Active HDL V6 (FPGA Design Umgebung mit VHDL Simulator)
Xilinx ISE 8.1 (VHDL Synthese, Place & Route)
Phlips (jetzt NXP) Nexperia NDK
(C/C++ Compiler, Libs, Multitasking OS PSOS für PNX1500)
Tools: CVS (Versionskontrolle VHDL)
WinMerge
Prozessoren: Philips / NXP Nexperia PNX1500
Programme: Altium Designer 2004 (EDA CAD)
Sprachen: VHDL, C (C- Programmierung war nicht meine Aufgabe)
Projektsprache: Deutsch/Englisch
Entwicklung einer Geräte DLL für eine automatische hochgenaue 7-Achsen Messmaschine
Beschreibung: Anbindung einer bereits fertigen und im Einsatz befindlichen 7- achsigen Formmessmaschine (Messgenauigkeit: Sub Mikrometerbereich) an eine universelle Messsoftware. Umsetzung der universellen Steuerungskommandos in maschinenspezifische Steuerungskommandos für den Messcontroller (PCI Einsteckkarte) und die Messmaschine, sowie Umrechnung, Aufbereitung und Rücksendung der Messdaten zur Messsoftware. Basis ist ein Multithreaded Konzept zur gleichzeitigen Bedienung der Kommunikationsschnittstellen. Implementierung der vollautomatischen Werkstückausrichtung und Verwaltung einer Datenbasis für mehrere Messtaster.
Entwicklungssysteme: Microsoft Visual C
Tools: CVS (Versionskontrolle für C Sourcen)
Rechnersysteme/HW: Windows PC
Hostsystem Windows (Win32, Win2000)
Programme: Protel99SE (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: C/C++
Entwicklung einer Farbzeilenkamera für Hochleistungscanner
Beschreibung: Testaufbau für erforderliche Schaltnetzteile (24V auf 5V, 5V auf 3V3, 5V auf 1V5, 5V auf 12V). Schaltpläne und komplettes PCB Design (150um Strukturen) für Analog- und Digitalteil. FPGA Design (Prototyp wegen Verfügbarkeit auf Xilinx XC2V1000 mit 1 Millionen Systemgatter, später Downsizing auf XC2V50) komplett in VHDL inklusive Testbenches. Interne Signalverarbeitungsstrukturen: ADC Control, CCD Control, Weißabgleich, Gamma Korrektur, Line Delay, Video Interface. Programmierung sämtlicher Kamera relevanter Funktionen auf dem uController (Mitsubishi M16) in C (Mitsubishi C-Compiler).
Tests und Voruntersuchungen für weitere Signalverarbeitung mit Eval Board für Philips Trimedia VLIW DSP (letzendlich aus Performance Gründen nicht verwendet).
Daten der Zeilenkamera: 30MPixel/s peak, 3x5000 Pixel pro zeile (RGB), variable Zeilenfrequenz (bis 5700 Zeilen/s) über PLL steuerbar.
Entwicklungssysteme: Aldec Active HDL (FPGA Design Umgebung mit VHDL Simulator)
Xilinx ISE 4.1 (VHDL Synthese, Place & Route)
Phlips Trimedia SDE
Mitsubishi C-Compiler
Tools: Versionskontrolle für VHDL und C Sourcen mit CVS
Diff und Merge mit XEmacs
Prozessoren: Mitsubishi M16C
Philips Trimedia TM1300, 143MHz, 32Bit DSP
Rechnersysteme/HW: Kamera und Controller proprietär
Hostsystem Windows (Win32, Win2000) angebunden über SCSI Ultra 3 Controller
Programme: Protel99SE (EDA CAD, Spice kompatible Analog Simulation)
Sprachen: VHDL, C/C++
Erweiterung einer Win32 Applikation für Dokumentenmanagement
Beschreibung: Software zum Management von sämtlichen MS-Office Dokumenten erweitert für Verteilung der Dokumente in beleibig verschachtelten Unterverzeichnissen und dem Arbeiten mit Links. Überführung aller Dokumente in ein PDF Dokument via Automatisierungsschnittstellen (OLE).
Entwicklungssysteme: MS Visual Basic 6.0
Betriebsysteme: Win95/98,NT,2000
Programme: Proprietär (Siemens intern) sowie MS Office97, Adobe Acrobat 4.0/5.0 (OLE Schnittstellen)
Sprachen: MS VisualBasic
Entwicklung eines UMTS Mobilteil FunktionsmustersLabor Equipment und Meßgeräte vorhanden!
Logic Analyzer HP16700A (104 Digital Ports, 2 Kanal 4GS/500MHz Scope)
DSO/ LA R&S HMO2024
Osziloskope Tektronix TD210
Audioanalyzer Panansonic u.a
Direktester geht's nicht! Ganz einfach Freelancer finden und direkt Kontakt aufnehmen.