Entwicklung von Konzepten für Elektronik, Mechanik sowie Software für SoCs und FPGAs zur Ansteuerung und Test von neuartigen elektrooptischen Schaltkreisen (Photonic Integrated Circuits) mittels eines AWGs (arbitrary waveform generator).

Definition der Signalerzeugung, -verteilung und -verarbeitung sowie der Modul-Interkommunikation und -synchronisation auf Nanosekundenbasis. Entwicklung von Konzepten für analoge und digitale HW, Interface zu Chips, backplane und Kühlungslösungen. Dimensionierung des Analogpfades und Unterstützung bei der Komponentenauswahl sowie der digitalen Synchronisationsschaltung.

Entwicklung von FPGA-firmware für Synchronisation, Datenspeicherung mit DDR-RAMs, Signalverarbeitung und Ansteuerung analoger Komponenten, Kabelanpassung und Übersprechdämpfung. Definition von Entwurfsprozess und Coding Guide Lines für FPGA. Erstellung VHDL für Verhaltensmodelle, BFM-Simulation und Test.

Erstellung von Projekt-, Zeit- und Kostenplänen, Organisation von Meetings, Steuerung von Mechanik- und PCB-Lieferanten, Planung und Dokumentation in Confluence. Betreuung Entwicklung-, Thermo- und SI-Simulation, Freigabedokumente

Konzeptionierung und Entwicklung eines high performance memory controllers für Xilinx Ultrascale FPGA mit onchip-HBM (high bandwidth memory) für Pattern Generatoren und Bit Error Ratio Tester. Anbindung an AXI-System und Pattern-Controller. FPGA-Entwicklung / VHDL / Simulation / Verfikation / Test / Erstellung technischer Dokumentation in Confluence.

Entwicklung einer Access-Datenbank für elektrotechnische Güter und technische Bauelemente im Bereich high-speed-Datengewinnung

Datenblatt-Analyse, Derivate-Handhabung, Variantenplanspiel, automatische Kostenkalkulation, Gewinnung und Dokumentation technischer Details, automatische Erzeugung von Bestückungsvarianten, Analyse, Bandbreitenoptionen, Konfigurationen, Datenmodellierung, Klassifizierung,

Funktions- und Softwareanalyse für SV-Teil eines Altera ARRIA-FPGA zur Steuerung von Aktoren.  Testplanentwicklung anhand von Requirements mit Doors, Erstellen von komplexen Fehlerszenarien, Komplettierung Anforderungen, Testplan und FPGA-Testbenches, Organisation Tests, Simulation, Verifikation, Erstellung technischer Dokumentation und Anleitung für Testingenieure

Entwicklung einer elektronischen Speichereinheit in VHDL / AXI zur Erfassung von High-Speed-Daten für Data Logging mit verlustloser Kompression und anschliessender Vorauswertung und Filterung.

AXI, AXIS, RLE-Compression, TMR-Security, ?B8/B10?-Coding, DDE, Access

Bereitstellung und Weiterentwicklung eines VHDL-Cores zur Audiosignalverarbeitung und Wellensynthese für einen industriellen Sound-Waveform-Generator. Elektronik- und Signaltest mit kommerziellen I2S-Converter-Modulen und PDM-Wandlern.

Software Altera Quartus / Vivado 2019.2, Erstellung technischer Dokumentation. Entwicklung von Algorithmen zur Kompensation von Leitungs-Übersprechen und Kabeldämpfung.

Inbetriebnahme eines Prototyping-MPSoC-Systems mit Xilinx Ultrascale+ zur HDMI-Video-Verarbeitung und -kompression in Mulit-Kamera-Systemen mit CameraLink und CoaxPress, Entwicklung einer Bildtrennung von 4k-Video UHD mit AXI-Conversion zur Ausgabe über HD-SDI mit Xilinx Kintex FPGA mit Anbindung an NVidia-Jetson

Test- und Integration einer Ultrascale-SoC-Plattform für industrielle Signalverarbeitung, mit Analyse der Hardware, Integration von Test-VHDL, Synthese, Constraints, Messungen an Interfaces, Entwicklerberatung, Empfehlungen zu Änderungen der Hardware und Software, Implementierung von Leitungscodes 8b10b/ 8b12b. Erstellung von Qualitätsdokumenten und vorbereitender Dokumente für Patentierung.

Analyse der Elektronik und Signalübertragungsstrecke, Erarbeitung von Änderungsempfehlungen für die Realisation einer Sprachsteuerung und Qualifizierung der Spracherkennungs-Software, Konzept einer Signalverarbeitung in FPGAs zur Positionsverfolgung des Operateurs, Entwurf 3D-Gehäusezeichnung, Aufbau einer VHDL-Prototypen-Umgebung mit Mikrofonen, Entwicklung eines Konzeptes zur Gegenschallkompensation für Gehäuse zur Klangberuhigung in Operationssälen

Optimierung / Entwicklung einer Mehrzonen-Kontrastmessung für Autofokus bei videobasierten Operationsmikroskopen in VHDL für Artix 7, Filteroptimierung mit Excel und Python

Konzepte und VHDL für die Funktionssicherheit und Verbesserung des Echtzeitverhaltens in militärisch genutzen MultiCore-Prozessorsystemen in der Avionik nach Standard DAL-C / DO-254. Entwicklung eines FPGA-basierten Überwachungssystems / CPU-Modells zur Implementierung in MPSoC auf Xilinx Ultrascale Plattform.

VHDL für ARTIX 7 - FPGA zur Kontrastanalyse und -messung für die Bewegungssteuerung von Objektiven in Operations-Mikroskopen

Entwicklung von Filtern und Anpassung der Signalverarbeitung auf Pixel-Größe und optische Vergrößerungen bei Annäherung zur maximalen Rauschunterdrückung

Konzepte, VHDL und Testbenches zur Ansteuerung, Simulation und Überwachung von Sensoren und Leistungshalbleitern hinsichtlich des Schalt- und Temperaturverhaltens bei militärisch genutzten elektischen Leistungsantrieben. Entwicklung eines Temperaturmodells für Power-MosFets als Beobachtersystem. Verifikation von Bussen und Signalverarbeitung.

Entwicklung und Optimierung von Methoden und Beobachtermodellen zur Klangoptimierung bei Studio-Lautsprechern. Anpassung des Modulationsverfahrens, Entwicklung von Ansteuerkonzepten und Filtern sowie Diagnosemodulen für die Messung zur Linearisierung des Frequenzgangs und Resonanzunterdrückung. Erstellung von Dokumenten für Patentabteilung.

VHDL-Core zur Echtzeit-Videobild-Analyse für HDMI-Signale zur Positionierung von Objektiven in der optischen Medizintechnik / Mikrochirurgie

Entwicklung eines 3D-Bildgenerators als Testbildgenerator

Entwicklung eines Schall-Analyse-Systems auf FPGA-Core-Basis mit FFT und direkter SXVGA-Ausgabe als Core für industrielle Testplattform mit optimierten Fensterfunktionen

Lieferung als plugin für 384kHz-System

Anbindung eines FPGA an high speed  DaVinci-DSP über EMIF an konfigurierbares CAN-Bus-Testsystem auf der Basis von AXI zur flexiblen Programmierung der Steuerfunktion und Auslese der Daten.

Schulung des Software-Entwicklers in VHDL und Verifikation

Anbindung von Video- und Kamera-Bildsensoren mit FPGA an Bildverarbeitungs-ASIC mit VHDL. Entwicklung eines stromsparenden DDR-Interfaces ohne AXI. Transport und Bearbeitung von Bilddatenströmen zur Defektpixelerkennung und -korrektur.

Konzepte, Requirments, Elektronikentwicklung, Signalverarbeitung, VHDL-Design, Verfikation, Code-Review, QM-Dokumente, Coding Guide Lines, prozesskonforme Dokumentation für mile stones, Tests, Inbetriebnahmen, Kontrastmessung, Autofokus, Interlacer, Deinterlacer, HDMI

virtuelle Analogschaltung im FPGA zur Klangerzeugung (CORE)

Cyclone IV, V, Spartan 3A DSP, ASIC-DSP

Konzepte, Requirements, VHDL-Design, Simulation, Verifikation, Inbetriebnahme, VHDL Designoptimierung, Test

Bereitstellung eines angepassten VHDL-Cores auf Basis einer Eigenentwicklung zur mehrkanaligen parallelen Signalerzeugung für Cyclone IV mit multi-pipelining zur Einsparung von Resourcen bei BRAMs und MULs für einen Demonstator sowie den Prototypen eines hochschnellen Datengenerators für Systemtests.

Konzepte, Elektronikentwicklung, VHDL-Design, Testbenches, Simulation, Verfikation, Anbindung von aSi:H-basierten Röntgen-Bildsensoren an Gigabit-Ethernet, Bildvorverarbeitung, Sensoransteuerung- und auslese.

Internationaler Knowhowtransfer, C-Entwicklung, VHDL-Design, Testbenches, Simulation, Verifikation, Anbindung GB-Ethernet, Steuerung NIOS-System, Kooperation und mehrmonatige Tätigkeit vor ort in Frankreich

Ersatz eines CameraLink-Transceiver-Chips durch VHDL mit automatic phase alignment, zur Anbindung von militärisch genutzten Wärmebildkameras in Virtex 6 -FPGA. VHDL-Design, Testbencherstellung, Simulation und Verfikation

Schaltungstechnik und Algorithmen in VHDL und C für FPGAs und C zur Auswertung und Transport von Video-Bilddaten und Objekterkennung sowie Bildung und Analyse von Laser-Interferenz-Mustern zur virtuellen Bilderzeugung zwecks Objektverfolgung.

Prototyping, Simulation, Verifikation, hardware Co-Simulation mit MATLAB / Simulink und Xilinx Blockset. Kommunikation mit MATHWORKS.

Zielsystem Level DAL-B

Portierung eines FPGA-Designs zur Signalverarbeitung von Spartan 6 zu Altera Cyclone 4. Anpassung Cores und Timing, Contraints. Funktionstests mit Kamera- und Video-boards. Anpassung requirements in Doors.

Erstellung und Anpassung von VHDL-Cores zur Signalverarbeitung, Anpassung der Sensor-Signalvorverarbeitung, Visualisierung von Datenströmen und Objekten mit FPGAs über SVGA-Monitore. Testprogramme in C für externe ARM-CPU zur Steuerung des FPGA.

Entwicklung von Konzepten, Elektronik und VHDL zur Synchronisation von Leistungselektronik für Hohlraumresonatoren, Definition von FPGA-Funktionen, Interfaces, Erarbeitung Konzepte / SPEC, Erstellung von VHDL-Analogmodellen, Abstimmung mit Auftraggeber, Patentanmeldung einer Erfindung durch Kunden erfolgt.

1) Konzepte, Protokolle und VHDL für eine Matrix aus insgesamt 24 parallelen Xilinx Spartan 3 FPGAs zur Ansteuerung und Auslese von Empfangsspulen in Magnet-Resonanz-Tomographen. Kooperation mit Kollegen aus Asien. Integration von Testsstrukturen, I2C und Datenverteiler. Analog-Test mit HP-Network-Analyzer.

2) VHDL-Adaption für ein Control-PCB zur Quench-Überwachung in MRT-Geräten mit embedded CPU / NIOS II @ Altera Cyclone 2. Formal Verification, Testbenches, Inbetriebnahme. Unterstützung Layout, Definition von FPGA Testfunktionen, Kooperation mit Kollegen aus England. 

Entwicklungsunterstützung Elektronik, Verfikation und Test,

FPGA-Entwicklung für Cyclone II und Cyclone III, Sensormodellierung, Test- und Testbenchkonzepte, Requirements, Definitionen, Formal Verification, Algorithmustests, Adaption Borddesign,

Syntheseunterstützung und Optimierung, Hardwarereview,

Erstellung von Testprogrammen und Oberflächen mit MATLAB GUI

Requirement engineering, Erweiterung der VHDL aus Vorprojekt um Filter und Überwachungsfunktionen, FEC, TMR