seit 02/2018
System- und FPGA Concept-Ingenieur für schnelle Bildverarbeitung bei Wenglor MEL, Eching
- Konzeption und Realisierung von schneller 3D-Bilderfassung und -verarbeitung
- Erstellung universelles Interface für Sony Exmor CMOS Image Sensor Famile
- Umsetzung des FPGA Designs in FPGAs von Xilinx UltraScalePlus
- Anbindung der LVDS Bilddaten an UltraScalePlus PS DDR4 Interface
- Aufbereitung der Bildinformationen im externen PL DDR4 Interface
- Evaluierung und Erstellung des Camera Picture Processing in MatLab
- Umsetzung der MatLab Algorithmen in ultraschnelle FPGA Logik
- Versionierung und Verwaltung der VHDL Sourcen mit Git
- automatische FPGA Bitfile und Embedded Linux Generierung mit Jenkins
- Schaltplan- und Board-Design mit Altium Designer
12/2015 - 01/2018:
ASIC- und FPGA-Verifikations-Ingenieur bei Infineon AG, München
- Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs
- Fault- und Attack-Emulation speziell von Verschlüsselungs-Prozessoren und ARM-Prozessor-Cores
- RTL Fault-Simulation mit Cadence NCSim, Synthese der 40 nm ASICs mit Synopsys Design Compiler
- scriptbasiertes DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen
- Hardware-Verifikation auf Hitex-Emulator mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs
- Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting
- Erstellung und Laufzeitoptimierung der spezifischen C bzw. Assembler Testprogramme
09/2010 - 11/2015:
ASIC- und FPGA-Design-Ingenieur bei Rohde & Schwarz GmbH & Co. KG, München
- Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie, Dienstleister Fujitsu
- Design von verschiedenen DSP- und Trigger-Modulen mit Datenraten bis zu 10 GB/s
- Entwicklung der Akquisitions- und Bildspeicher-Verarbeitung; Speicher-Controller-Anbindung für DDR4
- Designflow mit Synopsys Design Compiler, RTL und Code Coverage Simulation mit Aldec Riviera Pro,
Verifikation der Hardware-Designs mit Gate Level Simulation unter Synopsys VCS
- Einbau von Design for Test (DFT) und Scan-FFs, Reset- und Clock-Tree Synthesis, Gated Clock Insertion
- Entwicklung der Signalverarbeitungs-Komponenten für ein Real-Time Oszilloskop
- Realisierung mit Xilinx Virtex 7 FPGAs und Altera Arria 10 sowie Altera Stratix 10
- Design der Speicherinterfaces für Vendor-spezifische DDR3 und DDR4-Memory Controller
- Anbindung an Host-PC mittels PCI-Express Controller IP-Core, Ansteuerung Display-Speicher
- Realisierung der Bilddaten-Kompression und -Filterung mit Virtex7-DSP-Slices
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado, Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Signalverarbeitungs-Komponenten für einen Signal Vektor Generator
- Realisierung mit Xilinx Spartan 6 FPGAs, Display-Speicher-Anbindung über DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx XST
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Signalverarbeitungs-Komponenten für einen Frequenz Spektrum Analyzer
- Realisierung mit Xilinx Virtex 7 FPGAs, Datenaustausch über Gigabit Transceiver
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Steuereinheit und Datenverteilung von einem Terrahertz 3D-Körper-Scanner
- Implementierung der Bildverarbeitungs-Algorithmen in VHDL für DSP-Slices
- Realisierung in Altera Stratix 5 und Altera Arria 10 sowie Altera Stratix 10 FPGAs
- Verwendung von Gigabit Transceivern und Anpassung an Vendor-spezifische DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
02/2006 ? 03/2011:
Hardware- und System-Ingenieur bei MTU Aero Engines Holding AG, München
- System Requirement Erstellung und Validierung entsprechend DO-254/DO-178B mit Doors
- Hardware- und Systementwicklung von Flugregelsystemen und Triebwerksüberwachung (DAL A)
- Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
- Hardwareentwurf mit VHDL in FPGAs unter Mentor HDL Designer, Synthese mit Mentor Leonardo und
Precision in verschiedene ASIC- und FPGA-Technologien,Verifikation der Hardware-Designs mit Modelsim
- Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK- und Perl-Scripten
- Umsetzung in Aircraft PCB Boards und Inbetriebnahme sowie HW/SW-Integration
- Realisierung mit Actel FPGAs ProASIC und AX sowie mit Xilinx FPGAs Spartan3 und Virtex4
- Erstellen der Spezifikationen, Reports und Dokumente für die Freigabe bei den Behörden
- Entwicklung einer internen VHDL IP-Core-Datenbank für Digitale Signalverarbeitung sowie deren
Verifikation wie Delay Lines, Daten-Puffer, FIR, IIR, MAC-Units, Sin/Cos, Up/Down Converter und (I)FFT
- Firmware- und Testsoftware-Entwicklung für Hardware Debugging mit Lauterbach Trace32 und Nexus
Schnittstelle für MPC565, Programmierung in ANSI C und Ada
03/2005 - 01/2006:
CAN-System- und Meßtechnik-Ingenieur bei MAN Nutzfahrzeuge AG, München
- Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer
sowie die Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs
- Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen
- Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- Programmierung von spezifischen CAN-System-Testaufgaben mit CAPL
- Konfiguration und Programmierung von GiN-MultiLog mit LTL-Language
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Design und Debugging von CAN-Bus-Komponenten für Komfortelektronik der LKW schwere Reihe
- Erarbeitung von Systemteststrategien für den Gesamtfahrzeugtest
06/2002 - 02/2005:
System-Design und Test-Ingenieur bei BMW AG, München
- System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund
- Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er
- Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- spezifischer Intensivtest von einzelnen Steuergeräten wie z.B. Sitzmodule, Klimaanlage oder Fensterheber
- Anpassung der Tests an geänderte Lastenhefte, andere Umweltbedingungen oder an Kundenanforderungen
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Einführung und tiefgehende Evaluierung von FlexRay für Laborarbeitsplätze und Fahrzeugverbundsysteme
- Entwicklung und Durchführung von Systemtests und Debugging von FlexRay-Komponenten und -Systemen
- Fahrzeugdiagnose mit EDIABAS, INPA, SGBD sowie selbstentwickelten Scripting-Tools
- Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
- Steuergeräte-Hochrüstung über Flashprogrammierung mit NFS, WinKFP über OBD, K-Line und MOST
- verantwortlich für den kompletten Fahrzeug-Systemtest bei verschiedenen Umweltbedingungen
wie Fahrzeug-Intensivtest, Kaltland- und Heißland-Erprobung, Komponententest auf Teststrecken
- Vorbereitung und Betreuung der Fahrzeuge bei publikumswirksamen Veranstaltungen
10/2001 - 05/2002:
ASIC Design Consultant bei Marvell/Syskonnect GmbH, Ettlingen
- ASIC Design Consultant, verantwortlich für ASIC-Design-Synthese, Test-Insertion und Simulations-Support
- Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte
- Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie
- Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog,
Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler
07/1999 - 09/2001:
ASIC-Designer und System-Architect bei BetaResearch GmbH, München
- ASIC-Designer und System-Architect für Video- und Pay-TV-Systeme
- Gruppenleiter der Gruppe ASIC/Hardware in der Abteilung Security Devices
- Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim und Cadence Leapfrog
- Projektplanung und Designüberwachung für PCMCIA-CommonInterface-Modul
Realisierung über eigenen ASIC (Samsung), Synthese mit Synopsys Design Compiler,
Simulation mit Modelsim, Testinsertion mit Synopsys Testcompiler,
embedded Programmierung des internen 8051 Core mit C und Assembler
- Projektplanung und komplettes Systemdesign (inklusive PCB) von Constant Delay
DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel- und Altera-
FPGAs, Synthese mit Synplify, Simulation mit Modelsim, Schematic und
PCB Design mit Protel, Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Projektplanung und komplettes Systemdesign (inklusive PCB) von MPI (MPEG
Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim, Schematic und PCB Design mit Protel,
Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Konzeption eines DVB-Encoder-USB-Modul, verantwortlich für Hardwarearchitektur und
Systemrealisierung mit FPGAs und Cypress-ICs
10/1998 - 06/1999:
Field Application Engineer für ASICs/FPGAs bei Distributor Unique, München
- Field Application Engineer für ASICs und FPGAs, Dozent von VHDL-Schulungsmaßnahmen
- Betreuung verschiedener Kundenprojekte als Field Application Engineer und
Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs
- Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung,
FPGA Design, System-Design sowie ASIC-Etwurfs-Methoden
12/1996 - 09/1998:
ASIC-Designer bei Design Center des Halbleiterherstellers AMI, Dresden
- ASIC-Designer bei dem European Design Center des Halbleiterherstellers AMI
- Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter
bis 150.000 Gatter, verschiedenste Applikationsfelder
- Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC (ASI)
- drei ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K)
sowie durch Xilinx (XC4000 und Virtex)
- Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence,
bei den rein digitalen ASIC-Projekten mit Synopsys Design Compiler, Simulation mit
Cadence Leapfrog, Synopsys VSS, Synopsys TetraMAX, IKOS-Boxen
04/1996 - 11/1996:
System-Entwickler bei der Firma MAZeT, Jena
- System-Entwickler für den Entwurf von Microcontroller-Boards
- Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der
Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs
bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler,
Simulation mit Synopsys VSS
06/1995 - 03/1996:
ASIC-Designer in bei der MSC Vertriebs GmbH, Stutensee
- ASIC-Designer in der Entwicklungsabteilung der MSC Vertriebs GmbH in Stutensee:
- Projektleiter TDC-ASIC, Realisierung mit NEC-Gate-Arrays, 25.000 Gatter
- Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter
- Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog),
Simulation mit Verilog XL und Verifault
08/1994 - 09/1994:
Datenbank-Programmierer bei der ER&P GmbH, Jena
- Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und
PC/Windows mittels SQL und Informix
- Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken
- Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL
- Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL
- Netzwerkplanung und -installation
07/1991 - 08/1991:
Reparaturingenieur in für Notebooks bei der Siemens-Nixdorf-AG, Augsburg
- Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards
- Reparatur und Bugfixing gefertigter Notebooksysteme
07/1989 - 08/1997:
Systemprogrammierer für PPS-Sytem bei Tridelta AG, Hermsdorf
- Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung
einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung
- ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie
SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen
Prädikat "Auszeichnung"
1986 - 1989 Oberschule an der Betriebsberufsschule der Keramischen Werke Hermsdorf(gekoppelt mit Facharbeiterabschluß), Abitur mit dem Prädikat "Auszeichnung"
Facharbeiter (gekoppelt mit Abitur), Facharbeiterabschluß mit Note "sehr gut"
Deutschland: bevorzugt Großraum München bis etwa 50 km Umkreis, Anfragen von anderen Gebieten werden generell abgelehnt und nicht beantwortet. Auch Anfragen aus Ingolstadt, Stuttgart, Frankfurt und Hamburg sind hiermit gemeint.
seit 02/2018
System- und FPGA Concept-Ingenieur für schnelle Bildverarbeitung bei Wenglor MEL, Eching
- Konzeption und Realisierung von schneller 3D-Bilderfassung und -verarbeitung
- Erstellung universelles Interface für Sony Exmor CMOS Image Sensor Famile
- Umsetzung des FPGA Designs in FPGAs von Xilinx UltraScalePlus
- Anbindung der LVDS Bilddaten an UltraScalePlus PS DDR4 Interface
- Aufbereitung der Bildinformationen im externen PL DDR4 Interface
- Evaluierung und Erstellung des Camera Picture Processing in MatLab
- Umsetzung der MatLab Algorithmen in ultraschnelle FPGA Logik
- Versionierung und Verwaltung der VHDL Sourcen mit Git
- automatische FPGA Bitfile und Embedded Linux Generierung mit Jenkins
- Schaltplan- und Board-Design mit Altium Designer
12/2015 - 01/2018:
ASIC- und FPGA-Verifikations-Ingenieur bei Infineon AG, München
- Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs
- Fault- und Attack-Emulation speziell von Verschlüsselungs-Prozessoren und ARM-Prozessor-Cores
- RTL Fault-Simulation mit Cadence NCSim, Synthese der 40 nm ASICs mit Synopsys Design Compiler
- scriptbasiertes DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen
- Hardware-Verifikation auf Hitex-Emulator mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs
- Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting
- Erstellung und Laufzeitoptimierung der spezifischen C bzw. Assembler Testprogramme
09/2010 - 11/2015:
ASIC- und FPGA-Design-Ingenieur bei Rohde & Schwarz GmbH & Co. KG, München
- Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie, Dienstleister Fujitsu
- Design von verschiedenen DSP- und Trigger-Modulen mit Datenraten bis zu 10 GB/s
- Entwicklung der Akquisitions- und Bildspeicher-Verarbeitung; Speicher-Controller-Anbindung für DDR4
- Designflow mit Synopsys Design Compiler, RTL und Code Coverage Simulation mit Aldec Riviera Pro,
Verifikation der Hardware-Designs mit Gate Level Simulation unter Synopsys VCS
- Einbau von Design for Test (DFT) und Scan-FFs, Reset- und Clock-Tree Synthesis, Gated Clock Insertion
- Entwicklung der Signalverarbeitungs-Komponenten für ein Real-Time Oszilloskop
- Realisierung mit Xilinx Virtex 7 FPGAs und Altera Arria 10 sowie Altera Stratix 10
- Design der Speicherinterfaces für Vendor-spezifische DDR3 und DDR4-Memory Controller
- Anbindung an Host-PC mittels PCI-Express Controller IP-Core, Ansteuerung Display-Speicher
- Realisierung der Bilddaten-Kompression und -Filterung mit Virtex7-DSP-Slices
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado, Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Signalverarbeitungs-Komponenten für einen Signal Vektor Generator
- Realisierung mit Xilinx Spartan 6 FPGAs, Display-Speicher-Anbindung über DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx XST
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Signalverarbeitungs-Komponenten für einen Frequenz Spektrum Analyzer
- Realisierung mit Xilinx Virtex 7 FPGAs, Datenaustausch über Gigabit Transceiver
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
- Entwicklung der Steuereinheit und Datenverteilung von einem Terrahertz 3D-Körper-Scanner
- Implementierung der Bildverarbeitungs-Algorithmen in VHDL für DSP-Slices
- Realisierung in Altera Stratix 5 und Altera Arria 10 sowie Altera Stratix 10 FPGAs
- Verwendung von Gigabit Transceivern und Anpassung an Vendor-spezifische DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro
02/2006 ? 03/2011:
Hardware- und System-Ingenieur bei MTU Aero Engines Holding AG, München
- System Requirement Erstellung und Validierung entsprechend DO-254/DO-178B mit Doors
- Hardware- und Systementwicklung von Flugregelsystemen und Triebwerksüberwachung (DAL A)
- Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
- Hardwareentwurf mit VHDL in FPGAs unter Mentor HDL Designer, Synthese mit Mentor Leonardo und
Precision in verschiedene ASIC- und FPGA-Technologien,Verifikation der Hardware-Designs mit Modelsim
- Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK- und Perl-Scripten
- Umsetzung in Aircraft PCB Boards und Inbetriebnahme sowie HW/SW-Integration
- Realisierung mit Actel FPGAs ProASIC und AX sowie mit Xilinx FPGAs Spartan3 und Virtex4
- Erstellen der Spezifikationen, Reports und Dokumente für die Freigabe bei den Behörden
- Entwicklung einer internen VHDL IP-Core-Datenbank für Digitale Signalverarbeitung sowie deren
Verifikation wie Delay Lines, Daten-Puffer, FIR, IIR, MAC-Units, Sin/Cos, Up/Down Converter und (I)FFT
- Firmware- und Testsoftware-Entwicklung für Hardware Debugging mit Lauterbach Trace32 und Nexus
Schnittstelle für MPC565, Programmierung in ANSI C und Ada
03/2005 - 01/2006:
CAN-System- und Meßtechnik-Ingenieur bei MAN Nutzfahrzeuge AG, München
- Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer
sowie die Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs
- Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen
- Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- Programmierung von spezifischen CAN-System-Testaufgaben mit CAPL
- Konfiguration und Programmierung von GiN-MultiLog mit LTL-Language
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Design und Debugging von CAN-Bus-Komponenten für Komfortelektronik der LKW schwere Reihe
- Erarbeitung von Systemteststrategien für den Gesamtfahrzeugtest
06/2002 - 02/2005:
System-Design und Test-Ingenieur bei BMW AG, München
- System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund
- Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er
- Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- spezifischer Intensivtest von einzelnen Steuergeräten wie z.B. Sitzmodule, Klimaanlage oder Fensterheber
- Anpassung der Tests an geänderte Lastenhefte, andere Umweltbedingungen oder an Kundenanforderungen
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Einführung und tiefgehende Evaluierung von FlexRay für Laborarbeitsplätze und Fahrzeugverbundsysteme
- Entwicklung und Durchführung von Systemtests und Debugging von FlexRay-Komponenten und -Systemen
- Fahrzeugdiagnose mit EDIABAS, INPA, SGBD sowie selbstentwickelten Scripting-Tools
- Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
- Steuergeräte-Hochrüstung über Flashprogrammierung mit NFS, WinKFP über OBD, K-Line und MOST
- verantwortlich für den kompletten Fahrzeug-Systemtest bei verschiedenen Umweltbedingungen
wie Fahrzeug-Intensivtest, Kaltland- und Heißland-Erprobung, Komponententest auf Teststrecken
- Vorbereitung und Betreuung der Fahrzeuge bei publikumswirksamen Veranstaltungen
10/2001 - 05/2002:
ASIC Design Consultant bei Marvell/Syskonnect GmbH, Ettlingen
- ASIC Design Consultant, verantwortlich für ASIC-Design-Synthese, Test-Insertion und Simulations-Support
- Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte
- Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie
- Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog,
Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler
07/1999 - 09/2001:
ASIC-Designer und System-Architect bei BetaResearch GmbH, München
- ASIC-Designer und System-Architect für Video- und Pay-TV-Systeme
- Gruppenleiter der Gruppe ASIC/Hardware in der Abteilung Security Devices
- Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim und Cadence Leapfrog
- Projektplanung und Designüberwachung für PCMCIA-CommonInterface-Modul
Realisierung über eigenen ASIC (Samsung), Synthese mit Synopsys Design Compiler,
Simulation mit Modelsim, Testinsertion mit Synopsys Testcompiler,
embedded Programmierung des internen 8051 Core mit C und Assembler
- Projektplanung und komplettes Systemdesign (inklusive PCB) von Constant Delay
DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel- und Altera-
FPGAs, Synthese mit Synplify, Simulation mit Modelsim, Schematic und
PCB Design mit Protel, Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Projektplanung und komplettes Systemdesign (inklusive PCB) von MPI (MPEG
Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim, Schematic und PCB Design mit Protel,
Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Konzeption eines DVB-Encoder-USB-Modul, verantwortlich für Hardwarearchitektur und
Systemrealisierung mit FPGAs und Cypress-ICs
10/1998 - 06/1999:
Field Application Engineer für ASICs/FPGAs bei Distributor Unique, München
- Field Application Engineer für ASICs und FPGAs, Dozent von VHDL-Schulungsmaßnahmen
- Betreuung verschiedener Kundenprojekte als Field Application Engineer und
Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs
- Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung,
FPGA Design, System-Design sowie ASIC-Etwurfs-Methoden
12/1996 - 09/1998:
ASIC-Designer bei Design Center des Halbleiterherstellers AMI, Dresden
- ASIC-Designer bei dem European Design Center des Halbleiterherstellers AMI
- Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter
bis 150.000 Gatter, verschiedenste Applikationsfelder
- Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC (ASI)
- drei ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K)
sowie durch Xilinx (XC4000 und Virtex)
- Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence,
bei den rein digitalen ASIC-Projekten mit Synopsys Design Compiler, Simulation mit
Cadence Leapfrog, Synopsys VSS, Synopsys TetraMAX, IKOS-Boxen
04/1996 - 11/1996:
System-Entwickler bei der Firma MAZeT, Jena
- System-Entwickler für den Entwurf von Microcontroller-Boards
- Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der
Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs
bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler,
Simulation mit Synopsys VSS
06/1995 - 03/1996:
ASIC-Designer in bei der MSC Vertriebs GmbH, Stutensee
- ASIC-Designer in der Entwicklungsabteilung der MSC Vertriebs GmbH in Stutensee:
- Projektleiter TDC-ASIC, Realisierung mit NEC-Gate-Arrays, 25.000 Gatter
- Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter
- Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog),
Simulation mit Verilog XL und Verifault
08/1994 - 09/1994:
Datenbank-Programmierer bei der ER&P GmbH, Jena
- Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und
PC/Windows mittels SQL und Informix
- Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken
- Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL
- Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL
- Netzwerkplanung und -installation
07/1991 - 08/1991:
Reparaturingenieur in für Notebooks bei der Siemens-Nixdorf-AG, Augsburg
- Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards
- Reparatur und Bugfixing gefertigter Notebooksysteme
07/1989 - 08/1997:
Systemprogrammierer für PPS-Sytem bei Tridelta AG, Hermsdorf
- Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung
einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung
- ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie
SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen
Prädikat "Auszeichnung"
1986 - 1989 Oberschule an der Betriebsberufsschule der Keramischen Werke Hermsdorf(gekoppelt mit Facharbeiterabschluß), Abitur mit dem Prädikat "Auszeichnung"
Facharbeiter (gekoppelt mit Abitur), Facharbeiterabschluß mit Note "sehr gut"
Deutschland: bevorzugt Großraum München bis etwa 50 km Umkreis, Anfragen von anderen Gebieten werden generell abgelehnt und nicht beantwortet. Auch Anfragen aus Ingolstadt, Stuttgart, Frankfurt und Hamburg sind hiermit gemeint.