Hardware, Elektronik, Entwicklung
Aktualisiert am 28.08.2023
Profil
Freiberufler / Selbstständiger
Remote-Arbeit
Verfügbar ab: 01.12.2023
Verfügbar zu: 100%
davon vor Ort: 100%
Deutsch
Englisch
fließend in Wort und Schrift

Einsatzorte

Regensburg (+300km) Tübingen (+100km) Titisee-Neustadt (+75km) München (+100km) Mindelheim (+100km) Erlangen (+100km) Deggendorf (+75km) Leipzig (+75km) Hoyerswerda (+75km) Gera (+75km)
möglich

Projekte

2 Jahre 3 Monate
2020-06 - 2022-08

Automatisierungstechnik, Servo-Antriebsregler

LTSpice TeraTerm PuTTY ...
Hardware-Entwicklung 

  • Adapter-Board: Layout und Aufbau, Auswahl und Bestellung der elektronischen Bauelemente
  • Treiberstufe für Line- und Load-Transient-Tests (Schaltregler) entwickelt und aufgebaut (?Variable Zener?) 
  • Optimierung Schaltungs-Auslegung (Aussteuerbereich Spannungsmessung) 
  • Schutzschaltungen für Prüfling (DUT) auf Adapterboard(s) 
  • Identifizierung von Firmware-Bugs 
  • Schaltungs-Vorschlag: Verzerrungsarme Kanaltrennung
  • Identifizierung von Hardware-Fehlern (auf dem Sicherheitsteil)
  • Sensitivity-Analysis (Subtrahierer mit einem OpAmp)
  • Eigenschaften gängiger Bremsspulen zusammengestellt, Dimensionierung für Ersatzlast mit L=5H berechnet


Messtechnik

  • Untersuchung Regelverhalten von Elektronische Lasten
  •  Korrektur-Rechnung Messergebnisse 
  • Charakterisierung und Bewertung von Messtechnik und Messaufbauten: Frequenzgang, Übersprechen
  • Abgriff schneller Digitalsignale außerhalb des Klimaschranks (Zuleitung = 1m) 
  • Messung von Timing-Parametern (SPI, I2C, UART) 
  • Messung / Berechnung von Sperrschicht-Temperaturen (mit Thermoelement (TC), mit Hilfe einer Thermo-Kamera, über temperaturabhängige elektrische Parameter wie VBE und VF)
  • Bewertung Messwert-Verfälschungen durch Tastköpfe mit geringer Bandbreite 
  • Rohdatengewinnung ADC via Logikanalysator mit Protokoll-Dekodierung (Asynchrone Schnittstelle)
  • Auswertung von ADC-Rohdaten mit MS-EXCEL (Parameter-Extraktion aus Datenframes, Validierung der Spreadsheets), u.a. Ghosting bei benachbarten ADC-Kanälen
  • Analyse Kommunikation EEPROM via Oszilloskop mit Protokoll-Dekodierung


UNIT-Tests (Plattform, AdvSafety) und INTEGRATIONS-Tests (Alpha- und Beta-Sample)

  • Test-Reports aus TestCases abgeleitet 
  • Prüflinge (Adapterboards) verdrahtet (unter dem Mikroskop) 
  • Durchführung (Tamb = -25°C ... +100°C) und Bewertung der Messergebnisse 
  • Störfestigkeits-Messungen Sensor-Schnittstelle(n) 
  • Rauschmessungen (Hardware, Software)


Fault-Injection-Tests (FIT)

  • Vorversuche durchgeführt und Messergebnisse dokumentiert 


Entwicklungsbegleitende Engineering-Tests

  • Überprüfung von Schaltungs-Optimierungen 


Organisation

  • Koordination Prüflings-Umbauten


Test-Umgebung 

  • Installation / Inbetriebnahme FAS (zur Parametrierung und Steuerung des Antriebsreglers) 
  • Auslesen von Prüflingsdaten: PuTTY und TeraTerm
  • Flashen von Microcontrollern 


Recherche (und Bestellung) von Bauelementen (und Verbrauchsmaterialien)
  • Schiebe- und Leistungswiderstände (induktivitätsarm) 
  • Elektromechanik, Kabel, Koax-Verbinder (SMA, U.FL.) 
  • Halbleiter 
  • Klebstoffe (zu Fixierung von Thermoelementen)
  • Wasserlöslicher, nichtleitender Abdecklack für Thermographie-Aufnahmen 
  • Messtechnik: Tastköpfe für Lagerung im Klimaschrank, Power-Rail-Probes 


Recherche (und Bestellung) von Evaluation-Boards (und weiterer Hilfsmittel)

  • Schneller Verstärker (mit OpAmp) 
  • High-Side-Switch, Low-Side-Switch, H-Brücke 
  • Rauscharme Vorverstärker 


Elektronik-Inhalte

  • Schaltregler (Buck), Linearregler, Shuntregler 
  • ST Microcontroller, Serielle EEPROMS, ADC und Spannungsreferenzen, Temperatur- Sensoren, Logik-IC's, Überspannungsschutz, Oszillatoren (Quartz-, MEMS-), Multiplexer 
  • Operationsverstärker und Komparatoren, Konstantstromquellen, Analogschalter-IC's 
  • Smart-Power-IC's: HSS, LSS 
  • MOSFET's, Bipolare Transistoren 
  • Transceiver RS485


Abkürzungen 

DUT - Device under Test 

TC - Thermocouple 

VBE - Basis-Emitter-Spannung (eines bipolaren Transistors)

VF - Durchlass-Spannung einer Diode 

ADC - Analog-Digital-Converter 

FAS - Festo Automation Suite 

Tamb - Umgebungstemperatur 

OpAmp - Operations-Verstärker 

HSS - High-Side-Switch 

LSS - Low-Side-Switch

LTSpice TeraTerm PuTTY ST-Link-Utility Flashen der uC (STM32) CodeBEAMER (ALM: Application Lifecycle Management) Dekodierung Rohdaten-Pakete
Esslingen
8 Monate
2019-08 - 2020-03

Schaltungsentwicklung

LTSpice Auswertung Monte-Carlo-Analyse (Rohdaten via LTSpice) VECTOR CANoe ...

Schaltungsentwicklung

  • Schaltungs-Vorschläge (Invertierender Level-Shifter mit minimierter FIT-Rate, Level-Translator)
  • Schaltung (SBC: Grenzwerte OTP)
  • Schaltungs-Simulation mit LTSpice, inklusive MONTE-CARLO Analyse und Auswertung in MS-EXCEL (Temperatur-Monitor, Level-Shifter)
  • Schaltungs-Analyse (Thermische Auslegung, Elektrische Auslegung, Verhalten im Fehlerfall, Langzeit-Stabilität von engtolerierten Widerständen)
  • Bauelemente Recherche (Temperatur-Sensoren, Thermal Interfaces, MOSFETs, feindrähtige Thermoelemente, UV-Kleber, UV-Lampe, XVCO, NTC, TVS einstellbar)
  • Sensitivity-Analysis (mathematisch)
  • Prüfung Auslegung (Statistischer Ansatz, Fehlerfortpflanzung)


Requirements-Engineering

  • Review Hardware-Requirements (Integrity)


Fault Injection Tests

  • Modifikation PBA für FI-Tests
  • Fault-Injection Tests (Spezifikation Test Cases, Durchführung Tests auf HW-Ebene, Bewertung der Testergebnisse)
  • Schaltplaneingabe ALTIUM Designer
  • Erarbeitung Konzept: Überwachung Prüfling ohne Modifikationen
  • Restbus-Simulation parametriert
  • Tool: Umrechnung von XCP-Rohdaten in physikalische Grössen (Temperatur, ...)
  • Recherche Ausrüstung für Automatisierte Tests (Cross-Point-Switches, DC-Verstärker, Relais-Boards, Messgeräte, I2C-Manipulator, H-Brücke, Elektronische Last, Infrarot-Thermometer, Stromsensor)


Design Verification Tests

  • Design Verification Tests (Spezifikation)
  • Evaluierung Mess-Konzept


Safety Analyse

  • Review Safety Mechanismen
  • Prüfung Anwendbarkeit Safety Mechanismen (SEooC: SBC, MC, PMIC, ...)
  • Review FMEDA, SPFM-LFM, PMHF
  • Berechnung Metriken PMHF, SPFM, LFM aus FMEDA-Ausleitung (MEDINI-Analyse --> MS-EXCEL)
  • Recherche Ausfallraten Elektronische Bauelemente
  • Recherche Pin-FMEA (der verwendeten Bauelemente)
  • Recherche Failure Modes (der verwendeten elektronische Baulemente, Vereinfachungen ASIL B)
  • FMEDA von ausgesuchten Schaltungsteilen (Identifizierung von nicht erkennbaren Fehlerarten, Definition von Charakteristischen Merkmalen, Berechnung von Grenzwerten unter Berücksichtigung der Messmittel während des EOLT)

Abkürzungen

  • SAN: Safety Application Note
  • SRS: Safety Requirement Specification
  • HSIS: Hardware-Software Interface Specification
  • FCT: Functional Safety Concept
  • TSC: Technical Safety Concept
  • HwRS: Hardware Requirements Specification
  • FI: Fault Injection
  • XCP: Universal Measurement and Calibration Protocol
  • GETHER: Gigabit Ethernet
  • GMSL: Gigabit Media Serial Link
  • SPC: Statistical Process Control
  • SEooC: Safety Element out of Context
  • TVS: Transient Voltage Suppressor
  • EOLT: End of Line Test
  • ASIL: Automotive Safety Integrity Level
  • PBA: Printed Board Assembly
  • SPFM: Single Point Fault Metric
  • LFM: Latent Fault Metric
  • PMHF: Probability Metric for random Hardware Failures
  • FIT: Failure in Time
  • SBC: System Basis Chip
  • MC: Microcontroller
  • PMIC: Power Management IC
  • FMEDA: Failure Mode Effects and Diagnostics Analysis
LTSpice Auswertung Monte-Carlo-Analyse (Rohdaten via LTSpice) VECTOR CANoe Altium Designer PTC Integrity ALM: Application Lifecycle Management Medini Analyse
AUTOMOTIVE, LIDAR
München/Sailauf
2 Jahre
2017-07 - 2019-06

Funktionale Sicherheit (ASIL D)

Medini-Analyse DOORS PTC Integrity (ALM)

Requirements Engineering (DOORS)

  • zu Medini Analyse:
    •  System Requirements SysRS (Safety Goals resp. Requirements)
    • System Architektur SysAD (Safety Mechanismen)
  • Abgleich / Update Anforderungen
  • Verlinkung


Lifecycle Management (INTEGRITY)

  • Aufwandsabschätzung Change Requests:
    • SPFM-LFM
    • FTA


Fault Insertion Tests (MS OFFICE)

  • Definition Test Cases
  • Beschreibung Test Procedure
  • Bestimmung Pass/Fail Kriterien
  • Review/Bewertung von Test Ergebnissen
  • Ergebnisse in SPFM-LFM eingepflegt


Sneak Circuit Analysis SCA (MS OFFICE)

  • Reviews
  • Änderungen und Anpassungen
  • Einbindung von Ergebnissen aus Simulationen und Bench-Tests


Quantitative Analyse nach ISO26262 (MEDINI ANALYSE)

  •  Analyse von Einfachfehlern (SPFM)
  • Analyse von Mehrfachfehlern (LFM)
  • Klassifizierung von Bauelementen: Failure-Rate-Classes (FRC)
  • Einbindung HW-Library: Failure Modes von Halbleitern und Passiven Bauelementen
  • Einbindung ASIL-fähige Bauelemente: Safety-Element-out-of-Context (SEooC)
  • Permanentfehler-Analyse: Bestimmung Hard-Error-Rate (HER) von allen Bauelementen
  • Transientfehler-Analyse: Schätzung Soft-Error-Rate (SER) von Bauelementen mit Speicher
  • Import Safety Goals (Requirements) aus DOORS (Container)
  • Import Safety Mechanismen aus DOORS (Container, Bewertung der Diagnose-Abdeckung DC)


Inputs:

  • Safety Manuals Halbleiter, PIN-FMEA
  • FSC, TSC, HSI, SysAD, SysRS
  • Schaltplan, Stückliste (BOM), HWLibrary (FIT-Werte, Failure Modes, ?)


Outputs:

  • SPFM
  • LFM
  • FRC


Qualitative Fehlerbaum-Analyse (FTA) nach IEC 61025 (MEDINI ANALYSE)

  • Malfunctions (Events) aus System-Modell abgeleitet
  • Katalog (Fault Collection) von Common-Cause-Fehlern erstellt
  • Multiple Occurring Events (MOE) definiert (Wiederverwendbarkeit)
  • Modellierung Safety Mechanismen (SM) mit den Zweigen ?Detection? und ?Reaction?
  • Aufteilung von komplexen Baulementen in die Einheiten ?Function? und ?Safety?
  • Kontrolle Minimalschnitte (MCS)
  • ?Isolation? von Kommunikations-Schnittstellen, insbesondere SPI
  • Einführung End-to-End Kommunikation (Safety Layer, White Communication Channel


Inputs:

  • Safety Manuals Halbleiter
  • FSC, TSC, HSI, SysAD, SysRS
  • Schaltplan, Stückliste (BOM), System-Modell


Outputs:

  • Fehlerbäume
  • Minimal Cut Sets, die als Basis für eine anschliessende DFA dienen


Elektronik-Inhalte

Schaltungsteile:

  • AURIX Microcontroller (5 Kerne)
  • Spulen-Ansteuerung (ASIC), Pumpenmotor-Ansteuerung (Hochstrom)
  • H-Brücke(n) für Elektrische Parkbremse (EPB)
  • Spannungs-Versorgung (Schaltregler, Linearregler), System-Basis-Chip (SBC)
  • Raddrehzahl-Erfassung (Hall-Sensoren, Aufbereitung)
  • Halbleiter-Schalter (SSR, Hochstrom)
  • Intelligente Sensoren mit digitaler Schnittstelle, z.B. SENT
  • Schnittstellen: Flexray, CAN, LIN


Vertiefungen:

  • Ripplestrom-Messung bei einem PMDC-Motor (zur Drehzahl-Messung)
  • Induktive Kopplung von Leitungen
  • Ansteuerung von induktiven Hochstrom-Verbrauchern
  • Durch (kosmische) Strahlung induzierte Fehler (SE bei Bauelementen mit Speicher)
  • Electrical Overstress (EOS) inklusive ESD
  • Begrenzung Stromänderungs-Geschwindigkeit di/dt beim Schalten von Verbrauchern


Abkürzungen

  • DC Diagnostic Coverage
  • SE Soft Error
  • SENT Single End Nibble Transmission
  • MCS Minimal Cut Sets
  • DFA Dependent Failure Analysis
  • FIT Failure-In-Time
  • SPFM Single Point Failure Metrik (Bottom Up)
  • LFM Latent Fault Metrik (Bottom Up)
  • FSC Functional Safety Concept
  • TSC Technical Safety Concept
  • PMDC Permanent Magnet Direct Current (Motor)
  • ASIL Automotive Safety Integrity Level
  • HSI Hardware-Software-Interface
  • BOM Bill of Material (Stückliste)
  • SysRS System Requirement Specification
  • SysAD System Architecture
Medini-Analyse DOORS PTC Integrity (ALM)
Koblenz
9 Monate
2015-04 - 2015-12

Requirements-Engineering DOORS, FMEDA (ASIL B)

Electronic Requirements Specification (ERS) abgeleitet aus:

  • System-Dokumenten (PS, PA, CRS, PS-Safety),
  • Verbindungs-Dokumenten (PAHS),
  • Dokumentation Funktionale Sicherheit (FuSi),
  • Schalt-Unterlagen,
  • Standards (Group, Kunden, ISO/DIN)


Ausgewählte Inhalte der ERS:

  • Halbleiter-Speicher (Quad-FLASH, EEPROM, DDR2, SD-RAM)
  • High Performance MCU+GPU (HALO)
  • Power Supply (Struktur der Spannungs-Versorgungen, TFT-Versorgungen, Buck- Converter, Boost-Converter, Ladungspumpen)
  • Inputs/Outputs (MOST, HUD-Interface, CAN, LED-Treiber mit/ohne Diagnose)
  • Elektromechanik (Steckverbinder, Schrittmotoren)
  • LED-Ansteuerung (Backlight LCD, Telltales)
  • TFT-Displays
    • Verlinkung ERS auf die System-Ebene
    • Anforderungen abgestimmt (Haus-intern)
    • Elektrische Parameter aus Bauteil-Datenblattern bestimmt
    • Elektrische Parameter aus System-Dokumenten extrahiert
    • Reviews organisiert
    • Ausgabeformate entwickelt (Drucken, HTML, PDF, Lesbarkeit, Suchbarkeit, Darstellung von Links, OLE)


Varianten:

  • BASIS
  • MID
  • MID-HUD


Failure Mode Effects Diagnostics Analysis (mit EXCEL, angelehnt an ISO26262)

  • Eruierung Lambda-Werte (FIT-Rate, SN29500, Hersteller-Angaben)
  • Vergleich Schaltungen Gen4 versus Gen3.1
  • Vereinfachung: Basis-Fehlerraten; Einfhrung von Bauelemente-Klassen
  • Vereinfachung: Stuck-at Kombinationen (HALO mit Gehä€use BGA516)
  • Erweiterung Hauptblatt auf MPF
  • Schaltungsteil HALO (MCU+GPU) isoliert für Austausch QFP/BGA-Package
  • Konsistenz-Prfungen durchgefhrt
  • Katalog Fehlerfolgen (Basis Gen4) auf 100:400 reduziert, auf Gen3.1 gemappt
  • Bauelemente Recherche
  • Testcases aus offenen Fehlerfolgen-Bewertungen abgeleitet
  • Grenzwerte für Fehler-Injektionen bestimmt
  • Zusatz-Schaltung für Fehlerinjektion aufgebaut, getestet
  • Fehler-Injektion an der TFT-Schnittstelle durchgeführt
  • Test-Ergebnisse eingepflegt
  • Recherche ZIF-Adapter
  • Anfrage PIN-FMEA von integrierten Schaltungen, Einbinden der Ergebnisse
  • Vorschlag Erweiterung Massnahmen-Katalog
  • Review Hardware-Verification-Reports
  • Reviews organisiert


Varianten:

  • BASIS,
  • (MID-HUD)


Schaltungs-Entwicklung

  • Vorschlag erweiterte Diagnose-Möglichkeit TFT-Display
  • Schaltungs-Vorschlag Reset/PowerGood
  • Schaltungs-Vorschlag Spannungsverdoppler der TFT Spannungsversorgung


Abkürzungen

  • PS Performance Specification
  • PA Product Architecture
  • CRS Customer Requirements Specifications
  • PAHS Product Architecture Hardware-Software (HW-SW-Interface)
  • HUD Head-Up Display
  • Telltale Kammerleuchte
  • MPF Multiple Point Failure
Babenhausen
4 Monate
2014-02 - 2014-05

Analyse Feldrückläufer, Requirements-Engineering

DOORS MKS Integrity (ALM)

Change Management

  • Change Control Boards (CCB)
  • Regelm€äßige Status-Meetings Audi / DAG / BaseDev
  • Klärung Zuständigkeit Disziplin EE (Elektrik/Elektronik)
  • Bearbeitung/Tracking offener Items (Freigaben, Status)
  • Bearbeitung von Fehlerblättern des OEM
  • Bearbeitung 8D-Items


Requirements Engineering DOORS

  • Einpflegen von Testcases
  • Verlinkungs-Analyse
  • Review HW-Requirements
  • Zuordnung Department vs Requirement
  • Status-Aufnahme HW-Req's
  • Prüfung und Korrektur von Attributen in den Modulen HW-Req's und HW-Testcases (TC)
  • Verschiebung EMC-Tests von HW-Ebene auf System-Ebene
  • Abstimmung der Zuordnung von Anforderungen: HW vs System
  • Prüfung Reifegrad HW-Req's für Statusänderung Submitted Reviewed


Recherche

  • Abbildung Life Cycle in DOORS (Attribute)
  • Verwendete Attribute in DOORS


Abkürzungen

  • BaseDev Basis-Entwicklung
DOORS MKS Integrity (ALM)
Nürnberg
1 Jahr 5 Monate
2011-07 - 2012-11

Hardware-Entwicklung, Design-Absicherung, Standardisierung

Hardware-Entwicklungsingenieur CANoe (Restbussimulation) CAPL (Communication Access Programming Language C-ähnliche Programmiersprache von VECTOR) ...
Hardware-Entwicklungsingenieur

Hardware-Architektur-Specification (HW-Arch)

  • Schnittstelle zu DOORS definiert
  • Anforderungen an die Hardware
  • Signalfluss-Diagramme (+Tabellen)
  • Stromversorgungs-Diagramme (+Tabellen)
  • Stromaufnahme HW-Module berechnet (funktionale Orientierung)
  • Berechnungen Grenzwerte
  • Nachweis Kompatibilitat I/O der verschalteten HW-Module (Spannungsabfälle, Verzögerungen, ..)
  • Kundenspezifische Anpassungen von Standard-HW-Modulen dokumentiert


Hardware-Module (HW-Units)

  • Berechnung/Spezifikation Funktionsgrenzen (Betriebsspannung, Signale)
  • Standards-Meeting: Präsentation von Fortschritt und Ergebnissen ausgewählter Units, Diskussionen


Recherche

  • Thermische / Elektrische Daten der eingesetzten elektronischen Bauelemente (BE)
  • Bauelemente für spezifische Anwendungen (Prüfaufbauten)
  • Sonder-Bauelemente: Quecksilber-Schalter /-Relais (Prellfreiheit)
  • Belastbarkeit elektro-mechanische Kontakte
  • Ersatzdaten passive Bauelemente (MLCC, MLV) für Simulationen /Berechnungen
  • Thermischer Widerstand von Chip-Widerständen
  • Zusammenfassung: Pulsbelastbarkeit von Chip-Widerständen


Simulationen

  • Schaltungs-Alternativen simuliert und bewertet
  • Vereinfachte Simulations-Modelle als Basis für Berechnungen mit MathCad
  • Daten-Extraktion Transistor: PSpice (Messpunkte, Stützstellen) MathCad (Näherungsformel)
  • Stabilität von Spannungs-Reglern


Design Justification (DJF, Design-Absicherung)

  • Statistischer Ansatz Toleranzrechnung Widerstände (6s, ...)
  • Bewertungsgrundlagen zusammensgestellt: Robust Design
  • Berechnung Grenzwerte HW-Module (Units)
  • Recherche Belastbarkeit elektro-mechanischer Kontakt (kapazitive Belastung)
  • Belastung von Bauelementen (Derating)
  • Lebensdauer-Berechungen
  • Thermische Auslegung
  • Stabilitat von Spannungs-Reglern und Vorfiltern
  • Empfindlichkeits-Analysen


Design-Validierung
Architektur-Ebene

  • Software-Hardware-Integrations-Test-Specification + Report (SHITS+R) erstellt
  • Inbetriebnahme/Vorbereitung Prfling
  • Software-Hardware-Integrations-Messungen (SHI-Tests) durchgefhrt
  • SHI-Tests: Messungen an äusseren Schnittstellen (Kurzschluss-Tests, Belastungs-Tests,...)
  • SHI-Tests: Messungen an internen Schnittstellen (Pegel, Ströme, Spannungen, Timing, ...)
  • SHI-Tests: Messungen mit Wärmebild-Kamera
  • Dokumententation/Bewertung der Messergebnisse


Unit-Ebene

  • Test Spezifikationen für HW-Units (HUTS)
  • Review HW-Unit-Test Report (HUTR)
  • Durchführung von HW-Unit-Tests Überwacht/optimiert (Austausch mit externem Dienstleister)
  • Versions-Management
  • Temperatur-Messung / Bestimmung von thermischen Parametern
  • Verbesserung Messtechnik (Unterdrückung von Mantelwellen)
  • Parameter-Delta-Messungen zur Abschätzung der Alterung von BE (KL15-Wechsel)


Messtechnik

  • Zusatzschaltungen für Stabilitäts-Untersuchungen an Spannungsreglern entwickelt/aufgebaut (HSS, LSS)


System-Ebene (Lenkstockschalter)

  • Erweiterung Restbus-Simulation: Einstellhilfe Lenkwinkel-Sensor (LWS) für EMC-Tests


Dokumentation

  • Arbeitsprodukte für Design Review erstellt/zusammengestellt
  • Tabelle: Mitgeltende Unterlagen
  • Fragenkatalog DESIGN-CHECKER beantwortet


Innovation / Generic

  • Konzept für Lenkradheizung entwickelt Patent
  • Gegenberstellung EMC-Anforderungen diverser KFZ Hersteller
  • Leistungs- und Energie-Absch€tzung Elektrische Pulse (EMC)
  • Inhalte Schnittstellenbschreibung I/O


Requirements Engineering

  • DOORS: Hardware-Requirements-Specification (HRS), Hardware-Software-Interface (HSI), System-Requirements-Specification (SRS)


Abkürzungen

  • HSS High Side Switch
  • LSS Low Side Switch
CANoe (Restbussimulation) CAPL (Communication Access Programming Language C-ähnliche Programmiersprache von VECTOR) Restbussimulation DOORS Erweiterungen für EMV-Test B2Spice Cadence PSPICE MathCad (auch Import/Export von *.XLS) Cadence ALLEGRO (Schaltplan)
Bietigheim-Bissingen
1 Jahr 4 Monate
2010-03 - 2011-06

Hardware-Entwicklung, Design-Absicherung, Validierung

Hardware-Entwicklungsingenieur Cadence ALLEGRO Schaltbild Layout ...
Hardware-Entwicklungsingenieur

Schaltungs-Entwicklung und Auslegung

  • Berechnung Stromaufnahme
  • Berechnungen Eingangsschutzschaltung
  • Auslegung Schaltregler
  • Berechnungen Stromversorgung
  • Berechungen zum Verhalten bei einem Spannungseinbruch
  • Entwicklung Zusatzschaltung Schaltregler
  • Lösungsansätze für Verhalten bei Ramp-Up und Ramp-Down der Batteriespannung
  • Schaltung für HKM erarbeitet


Analysen und Simulationen

  • Beschaffung Ersatzdaten Bauelemente (für Simulation)
  • Simulation/Messungen Eingangsfilter (Issue) + Report + Entscheidungs-Matrix
  • Analyse + Pspice-Simulation Sonderthemen (Stabilität Spannungsregler)


Requirements-Engineering

  • Anforderungsanalyse Power Supply(s)


Spezifikation Schnittstellen/Tests

  • Spezifikation HMI (R/L und Diagnose, ?)
  • SHITS und SHITeR (Gerüst)


Bauelemente-Auswahl

  • Siebelko für Schaltregler
  • Bauelemente Recherche 2nd Source
  • Recherche BE (HSS, ...) und Report
  • Recherche Sensorik HMI-LED's


Entwicklungsbegleitende Messungen

  • Messungen am Prototypen
  • Untersuchungen Start-Up Verhalten
  • Zweigstrommessung und Report
  • Vergleichmessungen und Report
  • Messungen Snubber Netzwerk
  • Untersuchungen Mikrophonie


Inbetriebnahme Prototypen

  • Spezifikation IBN und Vorbereitung
  • IBN PCB2.0 und Report
  • Optimierung Turn-On-Tester (Störung SNT)
  • Untersuchung Ausfälle "Flying Probe"


Validierung EMV und Elektrische Tests

  • EMC Tests (intern, extern)
  • EMC-Testplan
  • Vorbereitung EMC Tests (Sensor, Kabel, SW, ...)
  • Durchführung EMC Tests + Zusammenfassung
  • Durchführung Elektrische Tests + Report
  • Spezifikation EMC-Testsoftware
  • Entwicklungsbegleitende EMC Messungen (Vorbereitung, Durchführung, Auswertung)


Design-Reviews

  • Vorbereitung Design Review(s)
  • Schaltplan-Review
  • Layout-Review und Report
  • Layout Review mit Lieferanten (LT, TI)
  • GRADE Reviews
  • Design Checker DR2 und DR3 (VALEO)
  • Review (FCT/ICT Spezifikation)


Bauelemente-Beschaffung

  • Anfrage Bauelemente (Tracking Liste)
  • Support BE Einkauf
  • Bestellung BE (Anfragen)


Beschaffung/Aufbau Test-Equipment

  • Recherche/Auswahl Labor-Ausstattung
  • Messausrüstung EMC-Tests (C-Control) beschafft
  • Entwurf, Auslegung, Validierung LWL-Verstärker für EMC-Tests
  • Recherche BE LWL-Verstärker
  • LWL-Verstärker (Aufbau, IBN, Fehlersuche)


Design-Absicherung

  • Design Justification 1.Teil (Auslastung BE)
  • Design Justification 2.Teil
  • GRADE Fragebogen (Berechnungen/Nachweise)


Projektadministration Hardware

  • Pflege Aufgabenlisten SLI
  • Change-Tracker


Abkürzungen

  • MBH - Multi Beam High End
  • SNT - Schaltnetzteil
  • IBN - Inbetriebnahme
  • DR - Design Review
  • FCT - Functional Test
  • ICT - In-Circuit Test
  • SHITS - SW-HW-Integration Test Specification
  • HMI - Human-Machine-Interface
  • SHITeR - SW-HW-Integration Test Report
Cadence ALLEGRO Schaltbild Layout Frontplatte BOM Bestückungspläne REFDES durchsuchbarer PDF-Export MathCad Cadence PSPICE DOORS ePLM (PLM: Product Lifecycle Management) TI: Switcher Pro (Auslegung von Schaltreglern)
Bietigheim-Bissingen
5 Monate
2009-08 - 2009-12

Hardware-Entwicklung, Schaltungs Optimierung und Absicherung

Hardware-Entwicklungsingenieur DOORS (Daten-Format des OEM) Reqtify (Requirements Traceability) MS-Office ...
Hardware-Entwicklungsingenieur
  • Hardware Designentwurf für die erweiterte LOCK-GND
  • Diagnose Technische Schaltplanverifikation gegenüber der HW-Requirements-Spezifikation, HW-Dokumentation
  • Support bei HW-Design-Reviews (DR 3, 4)
  • Inbetriebnahme der Prototypen
  • HW-Test als Input für E-FMEA (Dependability Analysis)
  • Support und Vorbereitung EMV-Validierung
  • HW-Validierung und Durchführung von HW-DFMEA
  • Definition von Tests für die PCBA Industrialisierung
  • Set-up CAS/FEM Testumgebung (mit CANoe etc.)
DOORS (Daten-Format des OEM) Reqtify (Requirements Traceability) MS-Office Arbeitsdokumente Verlinkung mit Reqtifiy über ID's MathCad MS-Excel (Berechnungen und Abbildungen)
Automotive
Erdweg

Aus- und Weiterbildung

1995

Studium der Elektrotechnik

Studiengang: technische Informatik

Abschluss: Dipl. Ing.


Schwerpunkte:

  • Nachrichtentechnik


Weiterbildung/Zertifikate:

  • Projektleiter-Seminar
  • English Conversation

Kompetenzen

Schwerpunkte

  • Elektronikentwicklung (analog, digital, Leistungselektronik)
  • Aufbau- und Verbindungstechnik u.a. für Hochtemperaturanwendungen
  • Abfuhr von Verlustleistung

Produkte / Standards / Erfahrungen / Methoden

Microsoft Office
Microsoft Project
Microsoft Visio

DV-Erfahrung

seit: 1989


Entwicklungstools:

  • CANalyzer, CANoe (Vector)
  • Schaltplan, PCB: CADENCE Allegro, EAGLE, ALTIUM Designer
  • Requirements-Management: DOORS, Reqtify, PTC
  • IQ-FMEA (FMEA, FTA)
  • Berechnungen: MathCad, MS-Excel
  • Schaltungs-Simulation: PSpice, LTSpice und Derivate
  • Versions-Management: Serena Dimensions, CodeBeamer
  • Lifecycle Management: PTC Integrity
  • MEDINI Analyse (SPFM/LFM, FTA)
  • Timing-DesignerCANalyzer, CANoe (Vector)
  • Schaltplan, PCB: CADENCE Allegro, EAGLE, ALTIUM Designer
  • Requirements-Management: DOORS, Reqtify, PTC
  • IQ-FMEA (FMEA, FTA)
  • Berechnungen: MathCad, MS-Excel
  • Schaltungs-Simulation: PSpice, LTSpice und Derivate
  • Versions-Management: Serena Dimensions, CodeBeamer
  • Lifecycle Management: PTC Integrity
  • MEDINI Analyse (SPFM/LFM, FTA)
  • Timing-Designer


PCB: 

  • CADENCE Allegro
  • EAGLE
  • ALTIUM Designer 


Requirements-Management: 

  • DOORS
  • Reqtify
  • PTC IQ-FMEA (FMEA, FTA) 

Berechnungen: 

  • MathCad
  • MS-Excel 


Schaltungs-Simulation: 

  • PSpice
  • LTSpice und Derivate 


Versions-Management: 

  • Serena Dimensions
  • CodeBeamer 


Lifecycle Management: 

  • PTC Integrity 
  • MEDINI Analyse (SPFM/LFM, FTA) 
  • Timing-Designer


Standardsoftware: 

  • Microsoft Office
  • Microsoft Visio
  • Microsoft Project

Betriebssysteme

Linux
UNIX
Windows

Programmiersprachen

80xx Assembler
Microsoft C-Compiler

Datenkommunikation

CAN
Gigabit-Ethernet
GSML
K-Line, LIN
MOST
RS-232
RS-485
SPI
Flexray
VAN
I2C
SENT

Hardware

Digitale Signal-Prozessoren
Leiterplatten-Entflechtung und -Fertigung
Mikrocontroller
Multilayer-Leiterplatten
SMD
System-On-Chip
THD

Design / Entwicklung / Konstruktion

ALTIUM Designer
Cadence
Schaltplan, PCB
CANalyzer, CANoe
Vector
DOORS
Requirements-Management
EAGLE
Schaltplan, PCB
FMEA
IQ-FMEA
LTSpice
MathCad
MEDINI Analyse
SPFM/LFM, FTA
PSpice und Derivate
Schaltungs-Simulation
PTC Integrity
Lifecycle Management
Serena Dimensions
Versions-Management
Timing-Designer
Reqtify
FTA

Vertrauen Sie auf GULP

Im Bereich Freelancing
Im Bereich Arbeitnehmerüberlassung / Personalvermittlung

Fragen?

Rufen Sie uns an +49 89 500316-300 oder schreiben Sie uns:

Das GULP Freelancer-Portal

Direktester geht's nicht! Ganz einfach Freelancer finden und direkt Kontakt aufnehmen.