• Adapter-Board: Layout und Aufbau, Auswahl und Bestellung der elektronischen Bauelemente
• Treiberstufe f�r Line- und Load-Transient-Tests (Schaltregler) entwickelt und aufgebaut (?Variable Zener?)�
• Optimierung Schaltungs-Auslegung (Aussteuerbereich Spannungsmessung)�
• Schutzschaltungen f�r Pr�fling (DUT) auf Adapterboard(s)�
• Identifizierung von Firmware-Bugs�
• Schaltungs-Vorschlag: Verzerrungsarme Kanaltrennung
• Identifizierung von Hardware-Fehlern (auf dem Sicherheitsteil)
• Sensitivity-Analysis (Subtrahierer mit einem OpAmp)
• Eigenschaften g�ngiger Bremsspulen zusammengestellt, Dimensionierung f�r Ersatzlast mit L=5H berechnet

Messtechnik

• Untersuchung Regelverhalten von Elektronische Lasten
• �Korrektur-Rechnung Messergebnisse�
• Charakterisierung und Bewertung von Messtechnik und Messaufbauten: Frequenzgang, �bersprechen
• Abgriff schneller Digitalsignale au�erhalb des Klimaschranks (Zuleitung = 1m)�
• Messung von Timing-Parametern (SPI, I2C, UART)�
• Messung / Berechnung von Sperrschicht-Temperaturen (mit Thermoelement (TC), mit Hilfe einer Thermo-Kamera, �ber temperaturabh�ngige elektrische Parameter wie VBE und VF)
• Bewertung Messwert-Verf�lschungen durch Tastk�pfe mit geringer Bandbreite�
• Rohdatengewinnung ADC via Logikanalysator mit Protokoll-Dekodierung (Asynchrone Schnittstelle)
• Auswertung von ADC-Rohdaten mit MS-EXCEL (Parameter-Extraktion aus Datenframes, Validierung der Spreadsheets), u.a. Ghosting bei benachbarten ADC-Kan�len
• Analyse Kommunikation EEPROM via Oszilloskop mit Protokoll-Dekodierung

UNIT-Tests (Plattform, AdvSafety) und INTEGRATIONS-Tests (Alpha- und Beta-Sample)

• Test-Reports aus TestCases abgeleitet�
• Pr�flinge (Adapterboards) verdrahtet (unter dem Mikroskop)�
• Durchf�hrung (Tamb = -25�C ... +100�C) und Bewertung der Messergebnisse�
• St�rfestigkeits-Messungen Sensor-Schnittstelle(n)�
• Rauschmessungen (Hardware, Software)

Fault-Injection-Tests (FIT)

• Vorversuche durchgef�hrt und Messergebnisse dokumentiert�

Entwicklungsbegleitende Engineering-Tests

• �berpr�fung von Schaltungs-Optimierungen�

Organisation

• Koordination Pr�flings-Umbauten

Test-Umgebung�

• Installation / Inbetriebnahme FAS (zur Parametrierung und Steuerung des Antriebsreglers)�
• Auslesen von Pr�flingsdaten: PuTTY und TeraTerm
• Flashen von Microcontrollern�

• Schiebe- und Leistungswiderst�nde (induktivit�tsarm)�
• Elektromechanik, Kabel, Koax-Verbinder (SMA, U.FL.)�
• Halbleiter�
• Klebstoffe (zu Fixierung von Thermoelementen)
• Wasserl�slicher, nichtleitender Abdecklack f�r Thermographie-Aufnahmen�
• Messtechnik: Tastk�pfe f�r Lagerung im Klimaschrank, Power-Rail-Probes�

• Schneller Verst�rker (mit OpAmp)�
• High-Side-Switch, Low-Side-Switch, H-Br�cke�
• Rauscharme Vorverst�rker�

• Schaltregler (Buck), Linearregler, Shuntregler�
• ST Microcontroller, Serielle EEPROMS, ADC und Spannungsreferenzen, Temperatur- Sensoren, Logik-IC's, �berspannungsschutz, Oszillatoren (Quartz-, MEMS-), Multiplexer�
• Operationsverst�rker und Komparatoren, Konstantstromquellen, Analogschalter-IC's�
• Smart-Power-IC's: HSS, LSS�
• MOSFET's, Bipolare Transistoren�
• Transceiver RS485

Abk�rzungen�

DUT - Device under Test�

TC - Thermocouple�

VBE - Basis-Emitter-Spannung (eines bipolaren Transistors)

VF - Durchlass-Spannung einer Diode�

ADC - Analog-Digital-Converter�

FAS - Festo Automation Suite�

Tamb - Umgebungstemperatur�

OpAmp - Operations-Verst�rker�

HSS - High-Side-Switch�

LSS - Low-Side-Switch

Schaltungsentwicklung

• Schaltungs-Vorschl�ge (Invertierender Level-Shifter mit minimierter FIT-Rate, Level-Translator)
• Schaltung (SBC: Grenzwerte OTP)
• Schaltungs-Simulation mit LTSpice, inklusive MONTE-CARLO Analyse und Auswertung�in MS-EXCEL (Temperatur-Monitor, Level-Shifter)
• Schaltungs-Analyse (Thermische Auslegung, Elektrische Auslegung, Verhalten im�Fehlerfall, Langzeit-Stabilit�t von engtolerierten Widerst�nden)
• Bauelemente Recherche (Temperatur-Sensoren, Thermal Interfaces, MOSFETs,�feindr�htige Thermoelemente, UV-Kleber, UV-Lampe, XVCO, NTC, TVS einstellbar)
• Sensitivity-Analysis (mathematisch)
• Pr�fung Auslegung (Statistischer Ansatz, Fehlerfortpflanzung)

Requirements-Engineering

• Review Hardware-Requirements (Integrity)

Fault Injection Tests

• Modifikation PBA f�r FI-Tests
• Fault-Injection Tests (Spezifikation Test Cases, Durchf�hrung Tests auf HW-Ebene,�Bewertung der Testergebnisse)
• Schaltplaneingabe ALTIUM Designer
• Erarbeitung Konzept: �berwachung Pr�fling ohne Modifikationen
• Restbus-Simulation parametriert
• Tool: Umrechnung von XCP-Rohdaten in physikalische Gr�ssen (Temperatur, ...)
• Recherche Ausr�stung f�r Automatisierte Tests (Cross-Point-Switches, DC-Verst�rker,�Relais-Boards, Messger�te, I2C-Manipulator, H-Br�cke, Elektronische Last, Infrarot-Thermometer, Stromsensor)

Design Verification Tests

• Design Verification Tests (Spezifikation)
• Evaluierung Mess-Konzept

Safety Analyse

• Review Safety Mechanismen
• Pr�fung Anwendbarkeit Safety Mechanismen (SEooC: SBC, MC, PMIC, ...)
• Review FMEDA, SPFM-LFM, PMHF
• Berechnung Metriken PMHF, SPFM, LFM aus FMEDA-Ausleitung (MEDINI-Analyse -->�MS-EXCEL)
• Recherche Ausfallraten Elektronische Bauelemente
• Recherche Pin-FMEA (der verwendeten Bauelemente)
• Recherche Failure Modes (der verwendeten elektronische Baulemente, Vereinfachungen�ASIL B)
• FMEDA von ausgesuchten Schaltungsteilen (Identifizierung von nicht erkennbaren�Fehlerarten, Definition von Charakteristischen Merkmalen, Berechnung von Grenzwerten�unter Ber�cksichtigung der Messmittel w�hrend des EOLT)

Abk�rzungen

• SAN: Safety Application Note
• SRS: Safety Requirement Specification
• HSIS: Hardware-Software Interface Specification
• FCT: Functional Safety Concept
• TSC: Technical Safety Concept
• HwRS: Hardware Requirements Specification
• FI: Fault Injection
• XCP: Universal Measurement and Calibration Protocol
• GETHER: Gigabit Ethernet
• GMSL: Gigabit Media Serial Link
• SPC: Statistical Process Control
• SEooC: Safety Element out of Context
• TVS: Transient Voltage Suppressor
• EOLT: End of Line Test
• ASIL: Automotive Safety Integrity Level
• PBA: Printed Board Assembly
• SPFM: Single Point Fault Metric
• LFM: Latent Fault Metric
• PMHF: Probability Metric for random Hardware Failures
• FIT: Failure in Time
• SBC: System Basis Chip
• MC: Microcontroller
• PMIC: Power Management IC
• FMEDA: Failure Mode Effects and Diagnostics Analysis

Requirements Engineering (DOORS)

• zu Medini Analyse:
  
  • �System Requirements SysRS (Safety Goals resp. Requirements)
  • System Architektur SysAD (Safety Mechanismen)
• Abgleich / Update Anforderungen
• Verlinkung

Lifecycle Management (INTEGRITY)

• Aufwandsabsch�tzung Change Requests:
  
  • SPFM-LFM
  • FTA

Fault Insertion Tests (MS OFFICE)

• Definition Test Cases
• Beschreibung Test Procedure
• Bestimmung Pass/Fail Kriterien
• Review/Bewertung von Test Ergebnissen
• Ergebnisse in SPFM-LFM eingepflegt

Sneak Circuit Analysis SCA (MS OFFICE)

• Reviews
• �nderungen und Anpassungen
• Einbindung von Ergebnissen aus Simulationen und Bench-Tests

Quantitative Analyse nach ISO26262 (MEDINI ANALYSE)

• �Analyse von Einfachfehlern (SPFM)
• Analyse von Mehrfachfehlern (LFM)
• Klassifizierung von Bauelementen: Failure-Rate-Classes (FRC)
• Einbindung HW-Library: Failure Modes von Halbleitern und Passiven Bauelementen
• Einbindung ASIL-f�hige Bauelemente: Safety-Element-out-of-Context (SEooC)
• Permanentfehler-Analyse: Bestimmung Hard-Error-Rate (HER) von allen Bauelementen
• Transientfehler-Analyse: Sch�tzung Soft-Error-Rate (SER) von Bauelementen mit Speicher
• Import Safety Goals (Requirements) aus DOORS (Container)
• Import Safety Mechanismen aus DOORS (Container, Bewertung der Diagnose-Abdeckung DC)

Inputs:

• Safety Manuals Halbleiter, PIN-FMEA
• FSC, TSC, HSI, SysAD, SysRS
• Schaltplan, St�ckliste (BOM), HWLibrary (FIT-Werte, Failure Modes, ?)

Outputs:

• SPFM
• LFM
• FRC

Qualitative Fehlerbaum-Analyse (FTA) nach IEC 61025 (MEDINI ANALYSE)

• Malfunctions (Events) aus System-Modell abgeleitet
• Katalog (Fault Collection) von Common-Cause-Fehlern erstellt
• Multiple Occurring Events (MOE) definiert (Wiederverwendbarkeit)
• Modellierung Safety Mechanismen (SM) mit den Zweigen ?Detection? und ?Reaction?
• Aufteilung von komplexen Baulementen in die Einheiten ?Function? und ?Safety?
• Kontrolle Minimalschnitte (MCS)
• ?Isolation? von Kommunikations-Schnittstellen, insbesondere SPI
• Einf�hrung End-to-End Kommunikation (Safety Layer, White Communication Channel

Inputs:

• Safety Manuals Halbleiter
• FSC, TSC, HSI, SysAD, SysRS
• Schaltplan, St�ckliste (BOM), System-Modell

Outputs:

• Fehlerb�ume
• Minimal Cut Sets, die als Basis f�r eine anschliessende DFA dienen

Elektronik-Inhalte

• AURIX Microcontroller (5 Kerne)
• Spulen-Ansteuerung (ASIC), Pumpenmotor-Ansteuerung (Hochstrom)
• H-Br�cke(n) f�r Elektrische Parkbremse (EPB)
• Spannungs-Versorgung (Schaltregler, Linearregler), System-Basis-Chip (SBC)
• Raddrehzahl-Erfassung (Hall-Sensoren, Aufbereitung)
• Halbleiter-Schalter (SSR, Hochstrom)
• Intelligente Sensoren mit digitaler Schnittstelle, z.B. SENT
• Schnittstellen: Flexray, CAN, LIN

Vertiefungen:

• Ripplestrom-Messung bei einem PMDC-Motor (zur Drehzahl-Messung)
• Induktive Kopplung von Leitungen
• Ansteuerung von induktiven Hochstrom-Verbrauchern
• Durch (kosmische) Strahlung induzierte Fehler (SE bei Bauelementen mit Speicher)
• Electrical Overstress (EOS) inklusive ESD
• Begrenzung Strom�nderungs-Geschwindigkeit di/dt beim Schalten von Verbrauchern

Abk�rzungen

• DC Diagnostic Coverage
• SE Soft Error
• SENT Single End Nibble Transmission
• MCS Minimal Cut Sets
• DFA Dependent Failure Analysis
• FIT Failure-In-Time
• SPFM Single Point Failure Metrik (Bottom Up)
• LFM Latent Fault Metrik (Bottom Up)
• FSC Functional Safety Concept
• TSC Technical Safety Concept
• PMDC Permanent Magnet Direct Current (Motor)
• ASIL Automotive Safety Integrity Level
• HSI Hardware-Software-Interface
• BOM Bill of Material (St�ckliste)
• SysRS System Requirement Specification
• SysAD System Architecture

Electronic Requirements Specification (ERS) abgeleitet aus:

• System-Dokumenten (PS, PA, CRS, PS-Safety),
• Verbindungs-Dokumenten (PAHS),
• Dokumentation Funktionale Sicherheit (FuSi),
• Schalt-Unterlagen,
• Standards (Group, Kunden, ISO/DIN)

Ausgew�hlte Inhalte der ERS:

• Halbleiter-Speicher (Quad-FLASH, EEPROM, DDR2, SD-RAM)
• High Performance MCU+GPU (HALO)
• Power Supply (Struktur der Spannungs-Versorgungen, TFT-Versorgungen, Buck- Converter, Boost-Converter, Ladungspumpen)
• Inputs/Outputs (MOST, HUD-Interface, CAN, LED-Treiber mit/ohne Diagnose)
• Elektromechanik (Steckverbinder, Schrittmotoren)
• LED-Ansteuerung (Backlight LCD, Telltales)
• TFT-Displays
  • Verlinkung ERS auf die System-Ebene
  • Anforderungen abgestimmt (Haus-intern)
  • Elektrische Parameter aus Bauteil-Datenblattern bestimmt
  • Elektrische Parameter aus System-Dokumenten extrahiert
  • Reviews organisiert
  • Ausgabeformate entwickelt (Drucken, HTML, PDF, Lesbarkeit, Suchbarkeit, Darstellung von Links, OLE)

Varianten:

• BASIS
• MID
• MID-HUD

Failure Mode Effects Diagnostics Analysis (mit EXCEL, angelehnt an ISO26262)

• Eruierung Lambda-Werte (FIT-Rate, SN29500, Hersteller-Angaben)
• Vergleich Schaltungen Gen4 versus Gen3.1
• Vereinfachung: Basis-Fehlerraten; Einf�hrung von Bauelemente-Klassen
• Vereinfachung: Stuck-at Kombinationen (HALO mit Geh�use BGA516)
• Erweiterung Hauptblatt auf MPF
• Schaltungsteil HALO (MCU+GPU) isoliert f��r Austausch QFP/BGA-Package
• Konsistenz-Pr�fungen durchgef�hrt
• Katalog Fehlerfolgen (Basis Gen4) auf 100:400 reduziert, auf Gen3.1 gemappt
• Bauelemente Recherche
• Testcases aus offenen Fehlerfolgen-Bewertungen abgeleitet
• Grenzwerte f��r Fehler-Injektionen bestimmt
• Zusatz-Schaltung f�r Fehlerinjektion aufgebaut, getestet
• Fehler-Injektion an der TFT-Schnittstelle durchgef�hrt
• Test-Ergebnisse eingepflegt
• Recherche ZIF-Adapter
• Anfrage PIN-FMEA von integrierten Schaltungen, Einbinden der Ergebnisse
• Vorschlag Erweiterung Massnahmen-Katalog
• Review Hardware-Verification-Reports
• Reviews organisiert

Varianten:

• BASIS,
• (MID-HUD)

Schaltungs-Entwicklung

• Vorschlag erweiterte Diagnose-M�glichkeit TFT-Display
• Schaltungs-Vorschlag Reset/PowerGood
• Schaltungs-Vorschlag Spannungsverdoppler der TFT Spannungsversorgung

Abk�rzungen

• PS Performance Specification
• PA Product Architecture
• CRS Customer Requirements Specifications
• PAHS Product Architecture Hardware-Software (HW-SW-Interface)
• HUD Head-Up Display
• Telltale Kammerleuchte
• MPF Multiple Point Failure

Change Management

• Change Control Boards (CCB)
• Regelm���ige Status-Meetings Audi / DAG / BaseDev
• Kl�rung Zust�ndigkeit Disziplin EE (Elektrik/Elektronik)
• Bearbeitung/Tracking offener Items (Freigaben, Status)
• Bearbeitung von Fehlerbl�ttern des OEM
• Bearbeitung 8D-Items

Requirements Engineering DOORS

• Einpflegen von Testcases
• Verlinkungs-Analyse
• Review HW-Requirements
• Zuordnung Department vs Requirement
• Status-Aufnahme HW-Req's
• Pr�fung und Korrektur von Attributen in den Modulen HW-Req's und HW-Testcases (TC)
• Verschiebung EMC-Tests von HW-Ebene auf System-Ebene
• Abstimmung der Zuordnung von Anforderungen: HW vs System
• Pr�fung Reifegrad HW-Req's f�r Status�nderung Submitted Reviewed

Recherche

• Abbildung Life Cycle in DOORS (Attribute)
• Verwendete Attribute in DOORS

Abk�rzungen

• BaseDev Basis-Entwicklung

Hardware-Architektur-Specification (HW-Arch)

• Schnittstelle zu DOORS definiert
• Anforderungen an die Hardware
• Signalfluss-Diagramme (+Tabellen)
• Stromversorgungs-Diagramme (+Tabellen)
• Stromaufnahme HW-Module berechnet (funktionale Orientierung)
• Berechnungen Grenzwerte
• Nachweis Kompatibilitat I/O der verschalteten HW-Module (Spannungsabf�lle, Verz�gerungen, ..)
• Kundenspezifische Anpassungen von Standard-HW-Modulen dokumentiert

Hardware-Module (HW-Units)

• Berechnung/Spezifikation Funktionsgrenzen (Betriebsspannung, Signale)
• Standards-Meeting: Pr�sentation von Fortschritt und Ergebnissen ausgew�hlter Units, Diskussionen

Recherche

• Thermische / Elektrische Daten der eingesetzten elektronischen Bauelemente (BE)
• Bauelemente f�r spezifische Anwendungen (Pr�faufbauten)
• Sonder-Bauelemente: Quecksilber-Schalter /-Relais (Prellfreiheit)
• Belastbarkeit elektro-mechanische Kontakte
• Ersatzdaten passive Bauelemente (MLCC, MLV) f�r Simulationen /Berechnungen
• Thermischer Widerstand von Chip-Widerst�nden
• Zusammenfassung: Pulsbelastbarkeit von Chip-Widerst�nden

Simulationen

• Schaltungs-Alternativen simuliert und bewertet
• Vereinfachte Simulations-Modelle als Basis f�r Berechnungen mit MathCad
• Daten-Extraktion Transistor: PSpice (Messpunkte, St�tzstellen) MathCad (N�herungsformel)

• Stabilit�t von Spannungs-Reglern

Design Justification (DJF, Design-Absicherung)

• Statistischer Ansatz Toleranzrechnung Widerst�nde (6s, ...)
• Bewertungsgrundlagen zusammensgestellt: Robust Design
• Berechnung Grenzwerte HW-Module (Units)
• Recherche Belastbarkeit elektro-mechanischer Kontakt (kapazitive Belastung)
• Belastung von Bauelementen (Derating)
• Lebensdauer-Berechungen
• Thermische Auslegung
• Stabilitat von Spannungs-Reglern und Vorfiltern
• Empfindlichkeits-Analysen

Design-Validierung
Architektur-Ebene

• Software-Hardware-Integrations-Test-Specification + Report (SHITS+R) erstellt
• Inbetriebnahme/Vorbereitung Pr�fling
• Software-Hardware-Integrations-Messungen (SHI-Tests) durchgef�hrt
• SHI-Tests: Messungen an �usseren Schnittstellen (Kurzschluss-Tests, Belastungs-Tests,...)
• SHI-Tests: Messungen an internen Schnittstellen (Pegel, Str�me, Spannungen, Timing, ...)
• SHI-Tests: Messungen mit W�rmebild-Kamera
• Dokumententation/Bewertung der Messergebnisse

Unit-Ebene

• Test Spezifikationen f�r HW-Units (HUTS)
• Review HW-Unit-Test Report (HUTR)
• Durchf�hrung von HW-Unit-Tests �berwacht/optimiert (Austausch mit externem Dienstleister)
• Versions-Management
• Temperatur-Messung / Bestimmung von thermischen Parametern
• Verbesserung Messtechnik (Unterdr�ckung von Mantelwellen)
• Parameter-Delta-Messungen zur Absch�tzung der Alterung von BE (KL15-Wechsel)

Messtechnik

• Zusatzschaltungen f�r Stabilit�ts-Untersuchungen an Spannungsreglern entwickelt/aufgebaut (HSS, LSS)

System-Ebene (Lenkstockschalter)

• Erweiterung Restbus-Simulation: Einstellhilfe Lenkwinkel-Sensor (LWS) f�r EMC-Tests

Dokumentation

• Arbeitsprodukte f�r Design Review erstellt/zusammengestellt
• Tabelle: Mitgeltende Unterlagen
• Fragenkatalog DESIGN-CHECKER beantwortet

Innovation / Generic

• Konzept f�r Lenkradheizung entwickelt Patent
• Gegen�berstellung EMC-Anforderungen diverser KFZ Hersteller
• Leistungs- und Energie-Absch�tzung Elektrische Pulse (EMC)
• Inhalte Schnittstellenbschreibung I/O

Requirements Engineering

• DOORS: Hardware-Requirements-Specification (HRS), Hardware-Software-Interface (HSI), System-Requirements-Specification (SRS)

Abk�rzungen

• HSS High Side Switch
• LSS Low Side Switch

Schaltungs-Entwicklung und Auslegung

• Berechnung Stromaufnahme
• Berechnungen Eingangsschutzschaltung
• Auslegung Schaltregler
• Berechnungen Stromversorgung
• Berechungen zum Verhalten bei einem Spannungseinbruch
• Entwicklung Zusatzschaltung Schaltregler
• L�sungsans�tze f�r Verhalten bei Ramp-Up und Ramp-Down der Batteriespannung
• Schaltung f�r HKM erarbeitet

Analysen und Simulationen

• Beschaffung Ersatzdaten Bauelemente (f�r Simulation)
• Simulation/Messungen Eingangsfilter (Issue) + Report + Entscheidungs-Matrix
• Analyse + Pspice-Simulation Sonderthemen (Stabilit�t Spannungsregler)

Requirements-Engineering

• Anforderungsanalyse Power Supply(s)

Spezifikation Schnittstellen/Tests

• Spezifikation HMI (R/L und Diagnose, ?)
• SHITS und SHITeR (Ger�st)

Bauelemente-Auswahl

• Siebelko f�r Schaltregler
• Bauelemente Recherche 2nd Source
• Recherche BE (HSS, ...) und Report
• Recherche Sensorik HMI-LED's

Entwicklungsbegleitende Messungen

• Messungen am Prototypen
• Untersuchungen Start-Up Verhalten
• Zweigstrommessung und Report
• Vergleichmessungen und Report
• Messungen Snubber Netzwerk
• Untersuchungen Mikrophonie

Inbetriebnahme Prototypen

• Spezifikation IBN und Vorbereitung
• IBN PCB2.0 und Report
• Optimierung Turn-On-Tester (St�rung SNT)
• Untersuchung Ausf�lle "Flying Probe"

Validierung EMV und Elektrische Tests

• EMC Tests (intern, extern)
• EMC-Testplan
• Vorbereitung EMC Tests (Sensor, Kabel, SW, ...)
• Durchf�hrung EMC Tests + Zusammenfassung
• Durchf�hrung Elektrische Tests + Report
• Spezifikation EMC-Testsoftware
• Entwicklungsbegleitende EMC Messungen (Vorbereitung, Durchf�hrung, Auswertung)

Design-Reviews

• Vorbereitung Design Review(s)
• Schaltplan-Review
• Layout-Review und Report
• Layout Review mit Lieferanten (LT, TI)
• GRADE Reviews
• Design Checker DR2 und DR3 (VALEO)
• Review (FCT/ICT Spezifikation)

Bauelemente-Beschaffung

• Anfrage Bauelemente (Tracking Liste)
• Support BE Einkauf
• Bestellung BE (Anfragen)

Beschaffung/Aufbau Test-Equipment

• Recherche/Auswahl Labor-Ausstattung
• Messausr�stung EMC-Tests (C-Control) beschafft
• Entwurf, Auslegung, Validierung LWL-Verst�rker f�r EMC-Tests
• Recherche BE LWL-Verst�rker
• LWL-Verst�rker (Aufbau, IBN, Fehlersuche)

Design-Absicherung

• Design Justification 1.Teil (Auslastung BE)
• Design Justification 2.Teil
• GRADE Fragebogen (Berechnungen/Nachweise)

Projektadministration Hardware

• Pflege Aufgabenlisten SLI
• Change-Tracker

Abk�rzungen

• MBH - Multi Beam High End
• SNT - Schaltnetzteil
• IBN - Inbetriebnahme
• DR - Design Review
• FCT - Functional Test
• ICT - In-Circuit Test
• SHITS - SW-HW-Integration Test Specification
• HMI - Human-Machine-Interface
• SHITeR - SW-HW-Integration Test Report

• Hardware Designentwurf f�r die erweiterte LOCK-GND
• Diagnose Technische Schaltplanverifikation gegen�ber der HW-Requirements-Spezifikation, HW-Dokumentation
• Support bei HW-Design-Reviews (DR 3, 4)
• Inbetriebnahme der Prototypen
• HW-Test als Input f�r E-FMEA (Dependability Analysis)
• Support und Vorbereitung EMV-Validierung
• HW-Validierung und Durchf�hrung von HW-DFMEA
• Definition von Tests f�r die PCBA Industrialisierung
• Set-up CAS/FEM Testumgebung (mit CANoe etc.)