FPGA Design, Hardwareentwicklung
Aktualisiert am 18.08.2026
Profil
Freiberufler / Selbstständiger
Remote-Arbeit
Verfügbar ab: 18.08.2026
Verfügbar zu: 100%
davon vor Ort: 30%
FPGA
Hardware-Design
VHDL
Verilog
Python
LabView
Schaltplanerstellung
Ethernet
High
English
German

Einsatzorte

Einsatzorte

Karlsruhe (Baden) (+150km)
Deutschland
möglich

Projekte

Projekte

8 Jahre 8 Monate
2018-01 - heute

CERN CMS. Trace Finder. L1 Trigger DAQ.

Vivado ChipScope IBERT ...

Spurerkennung mittels Hough-Transformation. Evaluierung der schnellen (25Gb per Link, 32 Links) seriellen FPGA-zu-FPGA Kommunikation über optische Medien (FireFly, BOA, QSFP+). 

  • Protokolle: Aurora, UDP 
  • FPGA Typ -> UltraScale+ XCVU9P 

Vivado ChipScope IBERT Python
7 Monate
2025-01 - 2025-07

Algorithmen für Datenkompression

Vivado Modelsim
  • Protokolle: PCIe 
  • FPGA Typ -> Kintex US 
Vivado Modelsim
Foerstergroup, Reutlingen
7 Monate
2023-12 - 2024-06

Entwicklung einer Testumgebung

Labview Quartus Modelsim
  • Protokolle: COM, CAN, I2C, SPI 
  • FPGA Typ -> Altera Arria 10 
Labview Quartus Modelsim
Baker Hughes, Stutensee
8 Monate
2023-01 - 2023-08

Entwicklung und Evaluirung einer 100G UDP Kommunikation

Vivado ChipScope IBERT ...
  • Protokolle: UDP, ICMP, IPv4, ARP 
  • FPGA Typ -> Xilinx Virtex US+ 
Vivado ChipScope IBERT Python
MSG Systems AG, Bretten
4 Monate
2022-01 - 2022-04

European Train Control System

Lattice Diamond

Entwicklung einer Testumgebung auf Lattice-FPGA-Basis

  • Protokolle: COM 
  • FPGA Typ -> Lattice MachXO3 
Lattice Diamond
4 Monate
2021-09 - 2021-12

European Train Control System

Libero SoC

FPGA als Balisensteuerung nach SIL3

  • Protokolle: COM 
  • FPGA Typ -> Microsemi IGLO02 
Libero SoC
3 Jahre
2018-01 - 2020-12

Entwicklung eines DAQ / Triggersystems

Quartus ISE Vivado ...

Das Karlsruher Tritium Neutrino Experiment ? KATRIN. Entwicklung eines DAQ / Triggersystems zum Filtern, Detektieren, Auswerten und Speichern der Ereignisse. Komplettes DAQ-System für 3000 Kanäle. CPCI-Subrack System (Hardware + FPGA-Firmware). DAQ basiert auf einer mehrstufiger Trigger Logik, realisiert in mehreren FPGAs. Algorithmen zur Datenfilterung, Pulserkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 1G UDP. 

  • FPGA Typ -> Altera Cyclone III, 2015 Upgrade auf Xilinx Kintex-7 

Quartus ISE Vivado ModelSim Matlab
8 Jahre
2012-01 - 2019-12

Ultraschall Medizinanwendung

Quartus ISE Vivado ...

Entwicklung einer DAQ zu Brustkrebs-Früherkennung. Komplettes DAQ-System für 480 Ultraschallkanäle. Hardware + FPGA-Firmware. Algorithmen zur Datenfilterung, Echoerkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 10G UDP. 

  • FPGA Typ -> Altera Cyclone V, 2019 Upgrade auf Xilinx Kintex-7 

Quartus ISE Vivado ChipScope ModelSim Matlab Labview
9 Monate
2019-02 - 2019-10

In-System Programming

Vivado ChipScope Python

Eingebettene IP core für Remote Firmware Upgrade. 

  • Protokolle: TCP/IP, JTAG 
  • FPGA Typ -> Virtex 7 
Vivado ChipScope Python
2 Jahre 3 Monate
2016-09 - 2018-11

Zerstörungsfreie Prüfung (NDT) in der Pipeline-Inspektion

Vivado ChipScope ModelSim ...

FPGA-Design. Ultraschallanwendung. Algorithmen zur Datenfilterung, Echoerkennung, Datenreduktion, DMA-Anbindung an CPU via pcie. 

  • Interfaces: pcie, SPI, I2C, COM 
  • FPGA Typ -> Artix 7 
Vivado ChipScope ModelSim Matlab Labview

Aus- und Weiterbildung

Aus- und Weiterbildung

1989 - 1995

Master of Science: Information Processing Technologies

University of Karlsruhe

Kompetenzen

Kompetenzen

Top-Skills

FPGA Hardware-Design VHDL Verilog Python LabView Schaltplanerstellung Ethernet High

Produkte / Standards / Erfahrungen / Methoden

Summary

Senior Electronics Engineer, with over 25 years of experience in FPGA & PCB Design in different research and industrial projects. Excellent reputation for resolving technical problems, independent working - from specification up to implementation and tests - fast and for fair costs. Strong background in project management and customer relations. 


Skill Highlights

  • FPGA: Xilinx, Altera, Microsemi, Lattice 
  • FPGA-Tools: Vivado, ISE, ModelSim, Quartus, SoPC 
  • EDA-Tools: Mentor, Altium 


Work History

1996 - Current

Role: (Permanent) Electronics Engineer   

Customer: Karlsruhe Institute of Technology (KIT) - Karlsruhe, BW 


Tasks:

  • FPGA Development
  • PCB Design  
  • Electronic System Design(from conception to verification) 


01/2025 - 07/2025

Role: Freelancer   

Customer: Foerstergroup - Reutlingen, BW  


Tasks:

    • Data Compession Algorithms


    12/2023 - 06/2024

    Role: Freelancer   

    Customer: Baker Hughes, Stutensee 


    Tasks:

        • Test environment, FPGA + GUI 


        01/2023 - 08/2023

        Role: Freelancer   

        Customer: MSG Systems AG, Bretten


        Tasks:

              • FPGA Design: 100G UDP network, big data 


              09/2021 - 04/2022

              Role: Freelancer   

              Customer: Brunel Car Synergies GmbH, Hildesheim 


              Tasks:

                      • FPGA Design: European Train Control System 


                      02/2019 - 10/2019

                      Role: Freelancer   

                      Customer: Foerstergroup - Reutlingen, BW  


                      Tasks:

                              • FPGA IP: In-System Programming using JTAG Master 


                              09/2016 - 11/2018

                              Role: Freelancer   

                              Customer: NDT Global - Karlsruhe, BW  


                              Tasks:

                                      • FPGA Design: Non-Destructive Pipeline Testing  
                                      • C+Python Simulation: New Algorithms 


                                      10/2014 - 10/2015

                                      Role: Freelancer   

                                      Customer: NDT Global - Karlsruhe, BW 


                                      Tasks:

                                              • FPGA Design: Ultrasonic Non-Destructive Testing of Steel Sheet 


                                              01/2008 - 07/2009

                                              Role: Freelancer   

                                              Customer: PULS GmbH - Karlsruhe, BW 


                                              Tasks:

                                                      • FPGA IP: FlexRay interface to a high precision machine


                                                      02/1995 - 06/1996

                                                      Role: Scientific Assistent   

                                                      Customer: FZI Forschungszentrum Informatik- Karlsruhe, BW  


                                                      Tasks:

                                                              • Development of FAX functionality in PLD Logic 

                                                              Programmiersprachen

                                                              VHDL
                                                              Verilog
                                                              C/C++
                                                              Labview
                                                              Python

                                                              Einsatzorte

                                                              Einsatzorte

                                                              Karlsruhe (Baden) (+150km)
                                                              Deutschland
                                                              möglich

                                                              Projekte

                                                              Projekte

                                                              8 Jahre 8 Monate
                                                              2018-01 - heute

                                                              CERN CMS. Trace Finder. L1 Trigger DAQ.

                                                              Vivado ChipScope IBERT ...

                                                              Spurerkennung mittels Hough-Transformation. Evaluierung der schnellen (25Gb per Link, 32 Links) seriellen FPGA-zu-FPGA Kommunikation über optische Medien (FireFly, BOA, QSFP+). 

                                                              • Protokolle: Aurora, UDP 
                                                              • FPGA Typ -> UltraScale+ XCVU9P 

                                                              Vivado ChipScope IBERT Python
                                                              7 Monate
                                                              2025-01 - 2025-07

                                                              Algorithmen für Datenkompression

                                                              Vivado Modelsim
                                                              • Protokolle: PCIe 
                                                              • FPGA Typ -> Kintex US 
                                                              Vivado Modelsim
                                                              Foerstergroup, Reutlingen
                                                              7 Monate
                                                              2023-12 - 2024-06

                                                              Entwicklung einer Testumgebung

                                                              Labview Quartus Modelsim
                                                              • Protokolle: COM, CAN, I2C, SPI 
                                                              • FPGA Typ -> Altera Arria 10 
                                                              Labview Quartus Modelsim
                                                              Baker Hughes, Stutensee
                                                              8 Monate
                                                              2023-01 - 2023-08

                                                              Entwicklung und Evaluirung einer 100G UDP Kommunikation

                                                              Vivado ChipScope IBERT ...
                                                              • Protokolle: UDP, ICMP, IPv4, ARP 
                                                              • FPGA Typ -> Xilinx Virtex US+ 
                                                              Vivado ChipScope IBERT Python
                                                              MSG Systems AG, Bretten
                                                              4 Monate
                                                              2022-01 - 2022-04

                                                              European Train Control System

                                                              Lattice Diamond

                                                              Entwicklung einer Testumgebung auf Lattice-FPGA-Basis

                                                              • Protokolle: COM 
                                                              • FPGA Typ -> Lattice MachXO3 
                                                              Lattice Diamond
                                                              4 Monate
                                                              2021-09 - 2021-12

                                                              European Train Control System

                                                              Libero SoC

                                                              FPGA als Balisensteuerung nach SIL3

                                                              • Protokolle: COM 
                                                              • FPGA Typ -> Microsemi IGLO02 
                                                              Libero SoC
                                                              3 Jahre
                                                              2018-01 - 2020-12

                                                              Entwicklung eines DAQ / Triggersystems

                                                              Quartus ISE Vivado ...

                                                              Das Karlsruher Tritium Neutrino Experiment ? KATRIN. Entwicklung eines DAQ / Triggersystems zum Filtern, Detektieren, Auswerten und Speichern der Ereignisse. Komplettes DAQ-System für 3000 Kanäle. CPCI-Subrack System (Hardware + FPGA-Firmware). DAQ basiert auf einer mehrstufiger Trigger Logik, realisiert in mehreren FPGAs. Algorithmen zur Datenfilterung, Pulserkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 1G UDP. 

                                                              • FPGA Typ -> Altera Cyclone III, 2015 Upgrade auf Xilinx Kintex-7 

                                                              Quartus ISE Vivado ModelSim Matlab
                                                              8 Jahre
                                                              2012-01 - 2019-12

                                                              Ultraschall Medizinanwendung

                                                              Quartus ISE Vivado ...

                                                              Entwicklung einer DAQ zu Brustkrebs-Früherkennung. Komplettes DAQ-System für 480 Ultraschallkanäle. Hardware + FPGA-Firmware. Algorithmen zur Datenfilterung, Echoerkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 10G UDP. 

                                                              • FPGA Typ -> Altera Cyclone V, 2019 Upgrade auf Xilinx Kintex-7 

                                                              Quartus ISE Vivado ChipScope ModelSim Matlab Labview
                                                              9 Monate
                                                              2019-02 - 2019-10

                                                              In-System Programming

                                                              Vivado ChipScope Python

                                                              Eingebettene IP core für Remote Firmware Upgrade. 

                                                              • Protokolle: TCP/IP, JTAG 
                                                              • FPGA Typ -> Virtex 7 
                                                              Vivado ChipScope Python
                                                              2 Jahre 3 Monate
                                                              2016-09 - 2018-11

                                                              Zerstörungsfreie Prüfung (NDT) in der Pipeline-Inspektion

                                                              Vivado ChipScope ModelSim ...

                                                              FPGA-Design. Ultraschallanwendung. Algorithmen zur Datenfilterung, Echoerkennung, Datenreduktion, DMA-Anbindung an CPU via pcie. 

                                                              • Interfaces: pcie, SPI, I2C, COM 
                                                              • FPGA Typ -> Artix 7 
                                                              Vivado ChipScope ModelSim Matlab Labview

                                                              Aus- und Weiterbildung

                                                              Aus- und Weiterbildung

                                                              1989 - 1995

                                                              Master of Science: Information Processing Technologies

                                                              University of Karlsruhe

                                                              Kompetenzen

                                                              Kompetenzen

                                                              Top-Skills

                                                              FPGA Hardware-Design VHDL Verilog Python LabView Schaltplanerstellung Ethernet High

                                                              Produkte / Standards / Erfahrungen / Methoden

                                                              Summary

                                                              Senior Electronics Engineer, with over 25 years of experience in FPGA & PCB Design in different research and industrial projects. Excellent reputation for resolving technical problems, independent working - from specification up to implementation and tests - fast and for fair costs. Strong background in project management and customer relations. 


                                                              Skill Highlights

                                                              • FPGA: Xilinx, Altera, Microsemi, Lattice 
                                                              • FPGA-Tools: Vivado, ISE, ModelSim, Quartus, SoPC 
                                                              • EDA-Tools: Mentor, Altium 


                                                              Work History

                                                              1996 - Current

                                                              Role: (Permanent) Electronics Engineer   

                                                              Customer: Karlsruhe Institute of Technology (KIT) - Karlsruhe, BW 


                                                              Tasks:

                                                              • FPGA Development
                                                              • PCB Design  
                                                              • Electronic System Design(from conception to verification) 


                                                              01/2025 - 07/2025

                                                              Role: Freelancer   

                                                              Customer: Foerstergroup - Reutlingen, BW  


                                                              Tasks:

                                                                • Data Compession Algorithms


                                                                12/2023 - 06/2024

                                                                Role: Freelancer   

                                                                Customer: Baker Hughes, Stutensee 


                                                                Tasks:

                                                                    • Test environment, FPGA + GUI 


                                                                    01/2023 - 08/2023

                                                                    Role: Freelancer   

                                                                    Customer: MSG Systems AG, Bretten


                                                                    Tasks:

                                                                          • FPGA Design: 100G UDP network, big data 


                                                                          09/2021 - 04/2022

                                                                          Role: Freelancer   

                                                                          Customer: Brunel Car Synergies GmbH, Hildesheim 


                                                                          Tasks:

                                                                                  • FPGA Design: European Train Control System 


                                                                                  02/2019 - 10/2019

                                                                                  Role: Freelancer   

                                                                                  Customer: Foerstergroup - Reutlingen, BW  


                                                                                  Tasks:

                                                                                          • FPGA IP: In-System Programming using JTAG Master 


                                                                                          09/2016 - 11/2018

                                                                                          Role: Freelancer   

                                                                                          Customer: NDT Global - Karlsruhe, BW  


                                                                                          Tasks:

                                                                                                  • FPGA Design: Non-Destructive Pipeline Testing  
                                                                                                  • C+Python Simulation: New Algorithms 


                                                                                                  10/2014 - 10/2015

                                                                                                  Role: Freelancer   

                                                                                                  Customer: NDT Global - Karlsruhe, BW 


                                                                                                  Tasks:

                                                                                                          • FPGA Design: Ultrasonic Non-Destructive Testing of Steel Sheet 


                                                                                                          01/2008 - 07/2009

                                                                                                          Role: Freelancer   

                                                                                                          Customer: PULS GmbH - Karlsruhe, BW 


                                                                                                          Tasks:

                                                                                                                  • FPGA IP: FlexRay interface to a high precision machine


                                                                                                                  02/1995 - 06/1996

                                                                                                                  Role: Scientific Assistent   

                                                                                                                  Customer: FZI Forschungszentrum Informatik- Karlsruhe, BW  


                                                                                                                  Tasks:

                                                                                                                          • Development of FAX functionality in PLD Logic 

                                                                                                                          Programmiersprachen

                                                                                                                          VHDL
                                                                                                                          Verilog
                                                                                                                          C/C++
                                                                                                                          Labview
                                                                                                                          Python

                                                                                                                          Vertrauen Sie auf Randstad

                                                                                                                          Im Bereich Freelancing
                                                                                                                          Im Bereich Arbeitnehmerüberlassung / Personalvermittlung

                                                                                                                          Fragen?

                                                                                                                          Rufen Sie uns an +49 89 500316-300 oder schreiben Sie uns:

                                                                                                                          Das Freelancer-Portal

                                                                                                                          Direktester geht's nicht! Ganz einfach Freelancer finden und direkt Kontakt aufnehmen.