FPGA-Entwicklung, FPGA Verifikation, Testing
Aktualisiert am 22.04.2025
Profil
Freiberufler / Selbstständiger
Remote-Arbeit
Verfügbar ab: 01.06.2025
Verfügbar zu: 100%
davon vor Ort: 50%
FPGA
Altera Quartus
Libero
Deutsch
Muttersprache
Türkisch
Muttersprache
Englisch
Verhandlungssicher
Französisch
Gute Kenntnisse

Einsatzorte

Einsatzorte

Deutschland, Schweiz, Österreich
möglich

Projekte

Projekte

2 Jahre
2023-05 - heute

Software - Team HW/SW Co-Design

Projektleiter/Teamleiter
Projektleiter/Teamleiter
  • Projektleiter
    • Mittel bis klein
      • 700h bis 50h
      • bis 4M
  • Disziplinarischer und fachlicher Gruppenleiter
    • Teamgröße: 8-10 Mitarbeiter
    • Mikrocontroller-Entwicklung
    • FPGA-Entwicklung
    • Testing
duagon Germany
Nürnberg
1 Jahr 4 Monate
2022-01 - 2023-04

Software - Team FIT ? FPGA/IP-Cores/Test

Projektleiter/Teamleiter
Projektleiter/Teamleiter
  • Projektleiter
    • Mittel bis klein
      • 700h bis 50h
      • bis 4M
  • Disziplinarischer und fachlicher Gruppenleiter
    • Teamgröße: 8-10 Mitarbeiter
    • Mikrocontroller-Entwicklung
    • FPGA-Entwicklung
    • Testing
duagon Germany
Nürnberg
7 Monate
2021-06 - 2021-12

Software - Team: FIT

Senior FPGA Entwickler inSTEP-Blue Riviera-PRO FPGA-Build-Server ...
Senior FPGA Entwickler
  • Erarbeitung der Testbench-Formal für Toplevel
    • Einarbeitung in Safety-Themen
    • Verwendung von Testframework zur Verifikation
    • Erstellung der Testspezifikation
    • Erstellung von Testcases
  • Überarbeitung der Testbench-Formal für enthaltene IP
    • Auswertung der Simulationsergebnisse
    • Überarbeitung der durchgefallenen Testcases
    • Anpassung der Testspezifikation
inSTEP-Blue Riviera-PRO FPGA-Build-Server Verifikations-Framework
duagon Germany
Nürnberg
2 Monate
2021-05 - 2021-06

Software - Einarbeitung in IP-Core 16z091-01

Senior FPGA Entwickler Verifikations-Framework Git
Senior FPGA Entwickler
  • Einarbeitung in IP-Core 16z091-01 (Wishbone to PCIe bridge)
Verifikations-Framework Git
duagon Germany
Nürnberg
2 Monate
2021-04 - 2021-05

Software - Überarbeitung des G403, um BINIOs zu dezimieren

Senior FPGA Entwickler Ubuntu VHDL Intel Quartus Prime ...
Senior FPGA Entwickler
  • Anpassungen in G403 Sourcen
  • Durchführung der Tests mit G403N Prototyp
Ubuntu VHDL Intel Quartus Prime Versionsverwaltung mit Git
duagon Germany
Nürnberg
3 Monate
2021-01 - 2021-03

Software - Integration des Highspeed CAN-Controllers

Senior FPGA Entwickler Ubuntu VHDL Intel Quartus Prime ...
Senior FPGA Entwickler
Integration des Highspeed CAN-Controllers / Socket CAN 16z192 in 16sc31-90
  • Anpassungen in 16sc31-Sourcen
  • Installation eines Ubuntu-PC für die Testumgebung
  • BIOS updaten
  • Durchführung der Tests mit BC51M und BL51E
  • Dokumentation
Ubuntu VHDL Intel Quartus Prime Versionsverwaltung mit Git BIOS/UEFI MDIS
duagon Germany
Nürnberg
2 Jahre 1 Monat
2018-12 - 2020-12

Gradientenverstärker für Kernspintomographie, SHS DI MR R&D SYT GPA

Senior Consultant / Entwickler Agile/Scrum Linux/Unix Bash ...
Senior Consultant / Entwickler
  • Entwicklung und Inbetriebnahme DGSU2
    • Erstellung, Weiterentwicklung, Simulation, Debugging VHDL Code auf Altera Arria V FPGA, Debugging Nios
    • Bootloader (Parallel Flash => Serial Flash)
    • Prototypen Inbetriebnahme
    • Anpassung des Softcore/Intel Qsys
    • Dokumentation
Agile/Scrum Linux/Unix Bash VHDL Intel Quartus Prime QSys Nios II Modelsim Gigabit Transceiver Matlab/Simulink Versionsverwaltung mit SVN & Git / TFS C/C++
Siemens Healthineers
Erlangen
7 Monate
2019-09 - 2020-03

Gradientenverstärker für Kernspintomographie, SHS DI MR R&D SYT GPA

Senior Consultant / Entwickler Agile/Scrum Linux/Unix Labview (User) ...
Senior Consultant / Entwickler

Anbindung der DCC2 an PCIe Ctrl über UCI

  • Anpassungen in UCI-Sourcen für DCC2
  • UCI: slot-basiertes Protokoll, serielle Gigabitübertragung
  • Realisierung des Loadware-Downloads (Firmware Update) der Baugruppe
  • Bedienung der SIM- bzw der MR-Anlage sowie des Labview-Testracks für die Integration
  • Umstellung von 2.5 Gbit/s auf 5.0 Gbit/s

Agile/Scrum Linux/Unix Labview (User) VHDL Intel Quartus Prime Nios II Questasim Gigabit Transceiver PCIe Simulink C/C++ Versionsverwaltung mit Git / TFS
Siemens Healthineers
Erlangen
7 Jahre 7 Monate
2011-05 - 2018-11

Xray Generator Control, SHS DI CV DCC SW GNC

FPGA-Entwickler VHDL AHDL Altera Quartus II/Intel Quartus Prime ...
FPGA-Entwickler
  • Entwicklung von Röntgengeneratoren für Computertomographie-Geräte und stationäre Röntgengeräte
    • Gerätereihen:
      • aCTivate
      • RAD3
      • RAD OEM
      • impaCT
      • Angio
    • Erstellung, Weiterentwicklung, Simulation, Debugging und Dokumentation von VHDL Code auf Altera Cyclone V SOC FPGAs
    • Verantwortlich für das Modul "RAC" (Rotating Anode Control)
    • Dokumente erstellen, reviewen und in SAP verwalten (Designspez., Unit-Tests, Testprotokolle)
    • Aufbau einer automatischen Testumgebung mit tcl/tk-Skript inklusive GUI für ModelSim
    • FPGAs: Altera Cyclone V SOC
  • Redesign des Fastlink-Boards D703
    • Integration des neuen Gigabit-Transceivers über optische Übertragung
    • Konvertierung von AHDL Code in VHDL
    • Inbetriebnahme des Prototyps
    • FPGA: Altera Cyclone V GX
VHDL AHDL Altera Quartus II/Intel Quartus Prime Altera QSys Nios Modelsim Cadence Incisive Linux Shell SAP HP Quality Center/Application Lifecycle Management Caliber Gigabit Transceiver Versionsverwaltung mit SVN
Siemens Healthineers
Erlangen
5 Jahre 8 Monate
2010-09 - 2016-04

Signalelektronik

FPGA-Entwickler FPGA Altera Quartus II Altera TimeQuest ...
FPGA-Entwickler
  • Entwicklung von Frequenzumrichtern für Elektromotoren
    • Gerätereihen:
      • b maXX 2500,
      • b maXX 3000,
      • b maXX 4000,
      • b maXX 5000
    • FPGAs: Altera Cyclone IV, Cyclone V SOC, Xilinx Spartan 3, Lattice
    • Erweiterung / Erstellung neuer VHDL-Module
    • Designspezifikation
    • Debugging des Systems mit Texas Instruments CCS
    • Erstellung von Timing Constraints
    • Vereinheitlichung der Sourcen und Integration für drei Gerätereihen
    • Inbetriebnahme mehrerer Prototypen (b maXX 3000, b mXX 2500)
    • Versionsverwaltung mit SVN
  • Redesign eines Funktionsmoduls für b maXX 4000 (Analog I/O)
    • Simulation mit Spice
    • Schaltplanentwurf mit Mentor Graphics DxDesigner
    • Analoge Schaltungstechnik
    • Inbetriebnahme Prototyp
    • Unterstützung der Produktion für Serieneinführung
FPGA Altera Quartus II Altera TimeQuest Altera Qsys / SOPC-Builder Altera SignalTap Xilinx ISE Xilinx Chipscope VHDL Tcl Perl SPS Eclipse Elektromotoren Gebertechnik (Ssi Hiperface SinCos EnDat) Tortoise SVN Texas Instruments DSPs Texas Instruments CCS Mentor Graphics Expedition EtherCat Varan CANopen Profinet-IRT I2C SPI Wishbone
Baumüller Nürnberg GmbH
Nürnberg
3 Jahre 3 Monate
2007-06 - 2010-08

Hardwareentwicklung

Embedded Systems Ingenieur FPGA Altera Quartus II Altera SignalTap ...
Embedded Systems Ingenieur

Kunde: Siemens Healthcare


Aufgaben:

Luminos Table IO-Board und dIR-IO Board
  • FPGA: Xilinx Spartan 3E
  • Aufgabenklärung
  • Systemkonzept
  • Designspezifikation
  • Testspezifikation
  • HDL Coding und Simulation


FPGA Design LMAS Light II

  • FPGAs: Xilinx Virtex IIpro/Spartan 3/Virtex 5
  • Fehleranalyse
  • Fehlerbehebung
  • Ergänzung von Funktionen
  • HDL Coding und Simulation
  • Verwendung der Software Dataflow
  • Integration/Inbetriebsetzung


Testfirmware ML505

  • FPGA: Xilinx Virtex 5 + MicroBlaze
  • Bestandsaufnahme
  • Funktionsspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


SCR2 Entwicklung Phase II

  • CPLD von Lattice (ispMach4512V)
  • Designspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung
  • Testspezifikation


FPGA Design LMAS SIMECO

  • FPGAs: Xilinx Virtex IIpro und Spartan 3
  • Fehleranalyse
  • Fehlerbehebung
  • Ergänzung von Funktionen
  • HDL Coding und Simulation
  • Verwendung der Software Dataflow
  • Integration/Inbetriebsetzung


Kunde: A-Eberle


Aufgaben:

Stufenschaltermonitoring REG-TAP

  • FPGA: Altera Cyclone II
  • Aufgabenklärung
  • Systemkonzept
  • Designspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


Kunde: AREVA


Aufgaben:

SPLM1-PPS10

  • Anpassung der Entwicklungsdokumentation nach Vorgaben von AREVA


Kunde: Siemens


Aufgaben:

Spezifikation Com Unit CCU/TCU

  • Aufgabenklärung (offene Fragen)
  • Erstellen der Funktionsspezifikation


Testfirmware MLC Strahlentestboard

  • FPGAs: Xilinx Virtex IIpro, Altera Stratix, Actel Fusion
  • Bestandsaufnahme (enge Zusammenarbeit mit dem Kunden)
  • Funktionsspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


Kunde: Hottinger-Baldwin Messtechnik


Aufgaben:

TIM40 Drehmoment-Interface-Modul

  • FPGA: Altera Cyclone II mit Nios II Softcore
  • HDL Coding und Simulation Phasendekoder

FPGA Altera Quartus II Altera SignalTap Xilinx ISE Xilinx Chipscope VHDL Nios MicroBlaze Tortoise SVN Ethernet (TCP/UDP) I2C SPI Wishbone
verschiedene
Erlangen / Istanbul

Aus- und Weiterbildung

Aus- und Weiterbildung

7 Monate
2006-11 - 2007-05

Wehrdienst

Istanbul
Istanbul

Kompetenzen

Kompetenzen

Top-Skills

FPGA Altera Quartus Libero

Produkte / Standards / Erfahrungen / Methoden

FÄHIGKEITEN

  • Embedded Systems Entwicklung
  • Projektleitung
  • Teamleitung
  • VHDL
  • Modelsim
  • PSpice
  • Altera Quartus II
  • Lattice ispLever
  • Synplify
  • Actel Libero
  • Tortoise SVN
  • Git
  • C/C++
  • Linux
  • Python
  • Script-writing


KENNTNISSE (IT, SW, Verfahren, Methoden)

FPGA / Mikrocontroller / Softcore

  • Intel Altera FPGAs
  • AMD Xilinx FPGAs
  • Lattice FPGAs
  • Microchip FPGAs
  • Nios II
  • MicroBlaze
  • Texas Instrument MSP430
  • Atmel Atmega


Tools

  • Linux
  • Altera Quartus II / Intel Quartus Prime
  • Altera Qsys / Intel Platform Designer
  • Altera SOPC-Builder
  • Altera TimeQuest/SignalTap
  • Xilinx ISE/EDK/XPS/Chipscope
  • Cadence Incisive
  • Lattice Diamond
  • Microsemi / Actel Libero
  • ModelSim
  • Mentor Graphics DxDesigner (Expedition)
  • Mentor Graphics HdlDesigner
  • Spice
  • Synplify
  • Matlab / Simulink
  • Git
  • Tortoise SVN
  • Texas Instruments Code Composer Studio
  • Cygwin
  • Wireshark
  • PicoScope
  • inSTEP-BLUE


Bus / Protokoll

  • CANopen
  • EtherCat
  • Ethernet
  • Profinet-IRT
  • i2C
  • SPI/QSPI
  • Wishbone
  • Avalon
  • Gigabit-Transceiver


Berufserfahrung

01/2021 - heute

Einsatzort: Nürnberg

Rolle: FPGA-Entwickler/Projektleiter/Teamleiter

Kunde: duagon Germany GmbH 


Aufgaben:

  • Embedded-Entwicklung im Bereich Railway


05/2016 - 12/2020

Einsatzort: Erlangen

Rolle: FPGA-Entwickler

Siemens Healthineers (extern) 


Aufgaben:

  • Entwicklung von Röntgengeneratoren und Magnetresonanztomographen (Kernspin)


09/2010 - 04/2016

Einsatzort: Nürnberg

Rolle: FPGA-Entwickler

Kunde: Baumüller Nbg GmbH 


Aufgaben:

  • FPGA-Projekte, teilweise auch Hardware-Entwicklung


06/2007 - 08/2010

Einsatzort: Heitec Türkei - Erlangen / Istanbul

Rolle: FPGA-Entwickler 

Kunde: Heitec AG 


Aufgaben:

  • FPGA-Projekte, hauptsächlich aus dem Bereich Healthcare


01/2006 - 08/2006

Einsatzort: Nürnberg

Rolle: Administrator 

Kunde: Helax Multicom 


05/2005 - 12/2005

Einsatzort: Erlangen

Rolle: Wissenschaftliche Hilfskraft

Kunde: Universität Erlangen-Nürnberg 


08/2001 - 10/2001

Einsatzort: Erlangen

Rolle: Werkstudent

Kunde: Siemens Medical Solutions 


Praktikum

12/2002 - 02/2001

Einsatzort: Nürnberg

Kunde: Siemens AG, Power Transmission and Distribution (PTD) 


09/2000 - 11/2000

Einsatzort: Erlangen

Kunde: E-ON Energie AG, Kraftwerk Franken II

Programmiersprachen

VHDL
AHDL
Verilog
C/C++
Python
Perl
tcl
Assembler

Hardware

Parallel/Serial Flash
EEPROM
DDR3/DDR4
ADC/DAC

Einsatzorte

Einsatzorte

Deutschland, Schweiz, Österreich
möglich

Projekte

Projekte

2 Jahre
2023-05 - heute

Software - Team HW/SW Co-Design

Projektleiter/Teamleiter
Projektleiter/Teamleiter
  • Projektleiter
    • Mittel bis klein
      • 700h bis 50h
      • bis 4M
  • Disziplinarischer und fachlicher Gruppenleiter
    • Teamgröße: 8-10 Mitarbeiter
    • Mikrocontroller-Entwicklung
    • FPGA-Entwicklung
    • Testing
duagon Germany
Nürnberg
1 Jahr 4 Monate
2022-01 - 2023-04

Software - Team FIT ? FPGA/IP-Cores/Test

Projektleiter/Teamleiter
Projektleiter/Teamleiter
  • Projektleiter
    • Mittel bis klein
      • 700h bis 50h
      • bis 4M
  • Disziplinarischer und fachlicher Gruppenleiter
    • Teamgröße: 8-10 Mitarbeiter
    • Mikrocontroller-Entwicklung
    • FPGA-Entwicklung
    • Testing
duagon Germany
Nürnberg
7 Monate
2021-06 - 2021-12

Software - Team: FIT

Senior FPGA Entwickler inSTEP-Blue Riviera-PRO FPGA-Build-Server ...
Senior FPGA Entwickler
  • Erarbeitung der Testbench-Formal für Toplevel
    • Einarbeitung in Safety-Themen
    • Verwendung von Testframework zur Verifikation
    • Erstellung der Testspezifikation
    • Erstellung von Testcases
  • Überarbeitung der Testbench-Formal für enthaltene IP
    • Auswertung der Simulationsergebnisse
    • Überarbeitung der durchgefallenen Testcases
    • Anpassung der Testspezifikation
inSTEP-Blue Riviera-PRO FPGA-Build-Server Verifikations-Framework
duagon Germany
Nürnberg
2 Monate
2021-05 - 2021-06

Software - Einarbeitung in IP-Core 16z091-01

Senior FPGA Entwickler Verifikations-Framework Git
Senior FPGA Entwickler
  • Einarbeitung in IP-Core 16z091-01 (Wishbone to PCIe bridge)
Verifikations-Framework Git
duagon Germany
Nürnberg
2 Monate
2021-04 - 2021-05

Software - Überarbeitung des G403, um BINIOs zu dezimieren

Senior FPGA Entwickler Ubuntu VHDL Intel Quartus Prime ...
Senior FPGA Entwickler
  • Anpassungen in G403 Sourcen
  • Durchführung der Tests mit G403N Prototyp
Ubuntu VHDL Intel Quartus Prime Versionsverwaltung mit Git
duagon Germany
Nürnberg
3 Monate
2021-01 - 2021-03

Software - Integration des Highspeed CAN-Controllers

Senior FPGA Entwickler Ubuntu VHDL Intel Quartus Prime ...
Senior FPGA Entwickler
Integration des Highspeed CAN-Controllers / Socket CAN 16z192 in 16sc31-90
  • Anpassungen in 16sc31-Sourcen
  • Installation eines Ubuntu-PC für die Testumgebung
  • BIOS updaten
  • Durchführung der Tests mit BC51M und BL51E
  • Dokumentation
Ubuntu VHDL Intel Quartus Prime Versionsverwaltung mit Git BIOS/UEFI MDIS
duagon Germany
Nürnberg
2 Jahre 1 Monat
2018-12 - 2020-12

Gradientenverstärker für Kernspintomographie, SHS DI MR R&D SYT GPA

Senior Consultant / Entwickler Agile/Scrum Linux/Unix Bash ...
Senior Consultant / Entwickler
  • Entwicklung und Inbetriebnahme DGSU2
    • Erstellung, Weiterentwicklung, Simulation, Debugging VHDL Code auf Altera Arria V FPGA, Debugging Nios
    • Bootloader (Parallel Flash => Serial Flash)
    • Prototypen Inbetriebnahme
    • Anpassung des Softcore/Intel Qsys
    • Dokumentation
Agile/Scrum Linux/Unix Bash VHDL Intel Quartus Prime QSys Nios II Modelsim Gigabit Transceiver Matlab/Simulink Versionsverwaltung mit SVN & Git / TFS C/C++
Siemens Healthineers
Erlangen
7 Monate
2019-09 - 2020-03

Gradientenverstärker für Kernspintomographie, SHS DI MR R&D SYT GPA

Senior Consultant / Entwickler Agile/Scrum Linux/Unix Labview (User) ...
Senior Consultant / Entwickler

Anbindung der DCC2 an PCIe Ctrl über UCI

  • Anpassungen in UCI-Sourcen für DCC2
  • UCI: slot-basiertes Protokoll, serielle Gigabitübertragung
  • Realisierung des Loadware-Downloads (Firmware Update) der Baugruppe
  • Bedienung der SIM- bzw der MR-Anlage sowie des Labview-Testracks für die Integration
  • Umstellung von 2.5 Gbit/s auf 5.0 Gbit/s

Agile/Scrum Linux/Unix Labview (User) VHDL Intel Quartus Prime Nios II Questasim Gigabit Transceiver PCIe Simulink C/C++ Versionsverwaltung mit Git / TFS
Siemens Healthineers
Erlangen
7 Jahre 7 Monate
2011-05 - 2018-11

Xray Generator Control, SHS DI CV DCC SW GNC

FPGA-Entwickler VHDL AHDL Altera Quartus II/Intel Quartus Prime ...
FPGA-Entwickler
  • Entwicklung von Röntgengeneratoren für Computertomographie-Geräte und stationäre Röntgengeräte
    • Gerätereihen:
      • aCTivate
      • RAD3
      • RAD OEM
      • impaCT
      • Angio
    • Erstellung, Weiterentwicklung, Simulation, Debugging und Dokumentation von VHDL Code auf Altera Cyclone V SOC FPGAs
    • Verantwortlich für das Modul "RAC" (Rotating Anode Control)
    • Dokumente erstellen, reviewen und in SAP verwalten (Designspez., Unit-Tests, Testprotokolle)
    • Aufbau einer automatischen Testumgebung mit tcl/tk-Skript inklusive GUI für ModelSim
    • FPGAs: Altera Cyclone V SOC
  • Redesign des Fastlink-Boards D703
    • Integration des neuen Gigabit-Transceivers über optische Übertragung
    • Konvertierung von AHDL Code in VHDL
    • Inbetriebnahme des Prototyps
    • FPGA: Altera Cyclone V GX
VHDL AHDL Altera Quartus II/Intel Quartus Prime Altera QSys Nios Modelsim Cadence Incisive Linux Shell SAP HP Quality Center/Application Lifecycle Management Caliber Gigabit Transceiver Versionsverwaltung mit SVN
Siemens Healthineers
Erlangen
5 Jahre 8 Monate
2010-09 - 2016-04

Signalelektronik

FPGA-Entwickler FPGA Altera Quartus II Altera TimeQuest ...
FPGA-Entwickler
  • Entwicklung von Frequenzumrichtern für Elektromotoren
    • Gerätereihen:
      • b maXX 2500,
      • b maXX 3000,
      • b maXX 4000,
      • b maXX 5000
    • FPGAs: Altera Cyclone IV, Cyclone V SOC, Xilinx Spartan 3, Lattice
    • Erweiterung / Erstellung neuer VHDL-Module
    • Designspezifikation
    • Debugging des Systems mit Texas Instruments CCS
    • Erstellung von Timing Constraints
    • Vereinheitlichung der Sourcen und Integration für drei Gerätereihen
    • Inbetriebnahme mehrerer Prototypen (b maXX 3000, b mXX 2500)
    • Versionsverwaltung mit SVN
  • Redesign eines Funktionsmoduls für b maXX 4000 (Analog I/O)
    • Simulation mit Spice
    • Schaltplanentwurf mit Mentor Graphics DxDesigner
    • Analoge Schaltungstechnik
    • Inbetriebnahme Prototyp
    • Unterstützung der Produktion für Serieneinführung
FPGA Altera Quartus II Altera TimeQuest Altera Qsys / SOPC-Builder Altera SignalTap Xilinx ISE Xilinx Chipscope VHDL Tcl Perl SPS Eclipse Elektromotoren Gebertechnik (Ssi Hiperface SinCos EnDat) Tortoise SVN Texas Instruments DSPs Texas Instruments CCS Mentor Graphics Expedition EtherCat Varan CANopen Profinet-IRT I2C SPI Wishbone
Baumüller Nürnberg GmbH
Nürnberg
3 Jahre 3 Monate
2007-06 - 2010-08

Hardwareentwicklung

Embedded Systems Ingenieur FPGA Altera Quartus II Altera SignalTap ...
Embedded Systems Ingenieur

Kunde: Siemens Healthcare


Aufgaben:

Luminos Table IO-Board und dIR-IO Board
  • FPGA: Xilinx Spartan 3E
  • Aufgabenklärung
  • Systemkonzept
  • Designspezifikation
  • Testspezifikation
  • HDL Coding und Simulation


FPGA Design LMAS Light II

  • FPGAs: Xilinx Virtex IIpro/Spartan 3/Virtex 5
  • Fehleranalyse
  • Fehlerbehebung
  • Ergänzung von Funktionen
  • HDL Coding und Simulation
  • Verwendung der Software Dataflow
  • Integration/Inbetriebsetzung


Testfirmware ML505

  • FPGA: Xilinx Virtex 5 + MicroBlaze
  • Bestandsaufnahme
  • Funktionsspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


SCR2 Entwicklung Phase II

  • CPLD von Lattice (ispMach4512V)
  • Designspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung
  • Testspezifikation


FPGA Design LMAS SIMECO

  • FPGAs: Xilinx Virtex IIpro und Spartan 3
  • Fehleranalyse
  • Fehlerbehebung
  • Ergänzung von Funktionen
  • HDL Coding und Simulation
  • Verwendung der Software Dataflow
  • Integration/Inbetriebsetzung


Kunde: A-Eberle


Aufgaben:

Stufenschaltermonitoring REG-TAP

  • FPGA: Altera Cyclone II
  • Aufgabenklärung
  • Systemkonzept
  • Designspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


Kunde: AREVA


Aufgaben:

SPLM1-PPS10

  • Anpassung der Entwicklungsdokumentation nach Vorgaben von AREVA


Kunde: Siemens


Aufgaben:

Spezifikation Com Unit CCU/TCU

  • Aufgabenklärung (offene Fragen)
  • Erstellen der Funktionsspezifikation


Testfirmware MLC Strahlentestboard

  • FPGAs: Xilinx Virtex IIpro, Altera Stratix, Actel Fusion
  • Bestandsaufnahme (enge Zusammenarbeit mit dem Kunden)
  • Funktionsspezifikation
  • HDL Coding und Simulation
  • Integration/Inbetriebsetzung


Kunde: Hottinger-Baldwin Messtechnik


Aufgaben:

TIM40 Drehmoment-Interface-Modul

  • FPGA: Altera Cyclone II mit Nios II Softcore
  • HDL Coding und Simulation Phasendekoder

FPGA Altera Quartus II Altera SignalTap Xilinx ISE Xilinx Chipscope VHDL Nios MicroBlaze Tortoise SVN Ethernet (TCP/UDP) I2C SPI Wishbone
verschiedene
Erlangen / Istanbul

Aus- und Weiterbildung

Aus- und Weiterbildung

7 Monate
2006-11 - 2007-05

Wehrdienst

Istanbul
Istanbul

Kompetenzen

Kompetenzen

Top-Skills

FPGA Altera Quartus Libero

Produkte / Standards / Erfahrungen / Methoden

FÄHIGKEITEN

  • Embedded Systems Entwicklung
  • Projektleitung
  • Teamleitung
  • VHDL
  • Modelsim
  • PSpice
  • Altera Quartus II
  • Lattice ispLever
  • Synplify
  • Actel Libero
  • Tortoise SVN
  • Git
  • C/C++
  • Linux
  • Python
  • Script-writing


KENNTNISSE (IT, SW, Verfahren, Methoden)

FPGA / Mikrocontroller / Softcore

  • Intel Altera FPGAs
  • AMD Xilinx FPGAs
  • Lattice FPGAs
  • Microchip FPGAs
  • Nios II
  • MicroBlaze
  • Texas Instrument MSP430
  • Atmel Atmega


Tools

  • Linux
  • Altera Quartus II / Intel Quartus Prime
  • Altera Qsys / Intel Platform Designer
  • Altera SOPC-Builder
  • Altera TimeQuest/SignalTap
  • Xilinx ISE/EDK/XPS/Chipscope
  • Cadence Incisive
  • Lattice Diamond
  • Microsemi / Actel Libero
  • ModelSim
  • Mentor Graphics DxDesigner (Expedition)
  • Mentor Graphics HdlDesigner
  • Spice
  • Synplify
  • Matlab / Simulink
  • Git
  • Tortoise SVN
  • Texas Instruments Code Composer Studio
  • Cygwin
  • Wireshark
  • PicoScope
  • inSTEP-BLUE


Bus / Protokoll

  • CANopen
  • EtherCat
  • Ethernet
  • Profinet-IRT
  • i2C
  • SPI/QSPI
  • Wishbone
  • Avalon
  • Gigabit-Transceiver


Berufserfahrung

01/2021 - heute

Einsatzort: Nürnberg

Rolle: FPGA-Entwickler/Projektleiter/Teamleiter

Kunde: duagon Germany GmbH 


Aufgaben:

  • Embedded-Entwicklung im Bereich Railway


05/2016 - 12/2020

Einsatzort: Erlangen

Rolle: FPGA-Entwickler

Siemens Healthineers (extern) 


Aufgaben:

  • Entwicklung von Röntgengeneratoren und Magnetresonanztomographen (Kernspin)


09/2010 - 04/2016

Einsatzort: Nürnberg

Rolle: FPGA-Entwickler

Kunde: Baumüller Nbg GmbH 


Aufgaben:

  • FPGA-Projekte, teilweise auch Hardware-Entwicklung


06/2007 - 08/2010

Einsatzort: Heitec Türkei - Erlangen / Istanbul

Rolle: FPGA-Entwickler 

Kunde: Heitec AG 


Aufgaben:

  • FPGA-Projekte, hauptsächlich aus dem Bereich Healthcare


01/2006 - 08/2006

Einsatzort: Nürnberg

Rolle: Administrator 

Kunde: Helax Multicom 


05/2005 - 12/2005

Einsatzort: Erlangen

Rolle: Wissenschaftliche Hilfskraft

Kunde: Universität Erlangen-Nürnberg 


08/2001 - 10/2001

Einsatzort: Erlangen

Rolle: Werkstudent

Kunde: Siemens Medical Solutions 


Praktikum

12/2002 - 02/2001

Einsatzort: Nürnberg

Kunde: Siemens AG, Power Transmission and Distribution (PTD) 


09/2000 - 11/2000

Einsatzort: Erlangen

Kunde: E-ON Energie AG, Kraftwerk Franken II

Programmiersprachen

VHDL
AHDL
Verilog
C/C++
Python
Perl
tcl
Assembler

Hardware

Parallel/Serial Flash
EEPROM
DDR3/DDR4
ADC/DAC

Vertrauen Sie auf Randstad

Im Bereich Freelancing
Im Bereich Arbeitnehmerüberlassung / Personalvermittlung

Fragen?

Rufen Sie uns an +49 89 500316-300 oder schreiben Sie uns:

Das Freelancer-Portal

Direktester geht's nicht! Ganz einfach Freelancer finden und direkt Kontakt aufnehmen.