Hardwareentwicklung, FPGA-Design, VHDL , Softwareentwicklung, Embedded Systems, Mikroprozessor, Microcontroller¹

Firmwareentwicklung in C auf einem STM32

Hardwarenahe Softwareentwicklung, Ansteuerung von u.a. ADCs, DACs und einem ASIC ueber SPI und I2C

Kommunikation ueber Ethernet mit lwIP

Entwicklung einer Leiterplatte

Display Port nach VGA

Bauteileauswahl

Schaltplanentwicklung

Layout

BOM, Fertigungsunterlagen

Unterstützung bei der Inbetriebnahme

Entwicklung eines Lightweight-DSP / Vectorprocessor für FloatingPoint SingePrecision

Hintergrund: Die zugekaufte DSP-Hardware ist abgekündigt. Die Regelungssoftware soll auf mehrere DSPs in einem FPGA implementiert werden. Lightweight weil nicht ein kompletter DSP sondern nur für die Regelung notwendige Operationen implementiert werden.

Konzept

Bauteileauswahl, geeignet für harte Umgebung wie Gammstrahlung und starken Magnetfelder (NMR)

Erstellen der Bauteile-Lib, Schaltpläne und Leiterplatte in Altium Designer

Inbetriebnahme der Leiterplatte

• Entwicklung und Test mehrerer IP-Cores in VHDL unter ISE14.7 für Spartan-6
• Support für Software-Entwickler
• Support für die automatisierte Erstellung der FPGAs und Firmware mit make
• Implementierung von automatisierten Testbenches der IP-Cores

• Review einer Schaltung, die vom Zulieferer erstellt wurde

• Entwicklung eines Mini-Druckers mit einer HP-Cartridge TIJ2.x
• Erstellen der Schaltpläne und Leiterplatte
• Programmierung eines Xilinx FPGAs Artix7 in VHDL
• Softwareentwicklung des MicroBlaze in C
• Entwicklung eines einfachen Font-Renders

• Entwicklung eines Barcode Decoder für unterschiedliche Barcodes innerhalb einer CCD-Zeilenkamera
• Modulkonzept für Erweiterungen nach Kundenanforderung
• Echtzeitauswertung innerhalb der CCD Zeile
• Auswertung unabhängig von Position auf dem Image
• Möglichkeit zur Verifikation und Fehlereingrenzung, auch durch den Benutzer
• Programmierung eines Xilinx FPGAs in VHDL

• Entwicklung und Test mehrerer IP-Cores in VHDL unter ISE14.7 für Spartan-6

• Erstellen der Schaltpläne und Leiterplatte
• Programmierung eines Xilinx FPGAs in VHDL
• Softwareentwicklung des MicroBlaze in C

• Redesign des bestehenden RSIB auf eine neue Hardware
• Echtzeitverarbeitung von UDP-Paketen im FPGA
• Softwareentwicklung des MicroBlaze in C

• Inbetriebnahme eines Bittware PCIe Karte mit Altera Stratix V FPGA
• Dokumentation der Installation der Karte und Treiber unter Linux
• Testen und Dokumentieren der Tools zum Übersetzten von Beispielprojekten
• Testen der Beispielprojekte und der Übertragung via PCIe
• Erstellung eines Pattern Generators und einer Dummy Bildverarbeitung
• Erstellung der Host-Software unter Linux
• Übertragung der Bilddaten an den Host via PCIe

Teilprojekte POB

Aufgaben:

• Änderungen eines Altera Startix II GX FPGAs in VHDL
• Einarbeitung in das Bittware Atlantis Frame Work
• Erweiterungen um neue Components in einem Altera FPGAs in VHDL

Teilprojekt MPIO

Aufgaben:

• Programmierung eines Xilinx Spartan3 FPGA
• Interface zu einer PLX cPCI Bridge

Teilprojekt RSIB

Aufgaben:

• Entwickling eines Xilinx Spartan6 FPGA
• Empfang von UDP Datagrammen
• Senden der UDP Daten über eine serielle Schnittstelle

• Erstellen der Schaltpläne und Leiterplatte
• Programmierung eines Xilinx FPGAs zur Papiereinlaufkontrolle
• Messen des Abstandes zwischen 2 Seiten
• Berechnen der Motorgeschwindigkeit und senden an ein Schrittmotor-Controller

• Entwicklung eines Virtex5 FPGAs in VHDL
• Empfang und Senden von Daten über Ethernet
• Ansteuerung des Ethernet PHY
• Implementierung eines Microblaze Soft-Prozessors
• Entwicklung des Microblaze Firmware

• Review eines bestehenden FPGAs
• Implementierung eines zusätzlichen Filters

• Entwicklung eines Spartan3DSP FPGAs in VHDL
• Ansteuerung von ADC und DAC
• Empfang und Senden von seriellen Daten

• Entwicklung von Bildverarbeitungsalgorithmen zur Verringerung der Datenmenge für die Übertragung
• Schaltplanentwicklung, Bauteileauswahl, PCB Layout
• FPGA Entwicklung in VHDL, Inbetriebnahme
• Entwicklung eines Ethernet Gbit EMAC, Implementierung von UDP Packet Verarbeitung in Hardware

• Aktualisierung auf EDK10
• Einführung des MultiPortMemoryController (MPMC) und PLB v4.6
• Redesign des eigenen IP-Core auf PLB v4.6 (Slave und Master getrennt)
• Anpassung der Software an neuen Xilinx TEMAC Core