Ausgangspunkt war ein Controller für einen leistungsstarken Solarwechselrichter mit einem älteren Texas-Instruments Delfino DSP als Hauptprozessor. Dessen Ressourcen waren, was Rechenleistung und Speicher angeht, schon voll ausgelastet. Es waren aber Erweiterungen der Firmware notwendig um die Anwendungsmöglichkeiten des Wechselrichters zu erweitern. Es wurde der Hauptprozessor gegen einen Delfino Prozessor neuester Generation ausgetauscht, um so notwendige Änderungen an der Firmware vornehmen zu können. Der neue Prozessor ist im Ggs. zum alten ein Dual-Core-Prozessor.

• Änderung der Schaltung des Controllers
• Erstellen des Layouts für die neue Schaltung
• Portierung der Firmware auf die neue Hardware
• Anpassung der Firmware, so dass sie den zweiten Core sinnvoll nutzen kann
• Erweiterung der Firmware entsprechend der Vorgaben des Kunden
• Erstellung eines verbesserten Debug-Interfaces für den Prozessor (Schaltplan und Layout)
• Erweiterung der Firmware um eine Echtzeitausgabe (RTS) von internen Zuständen auf einem DAC
• Erstellung eines Windows-Programms zur Steuerung des Real Time Scopes (RTS)

Um in Speicherringen, wie CERN, die geladenen Teilchen im Kreis rotieren zu lassen werden Ablenkmagnete benötigt. Diese gibt es in supraleitenden und normalen Versionen. Für einen normalen Elektromagneten werden dazu hochpräzisese Stromquellen benötigt. In meinem Projekt war deswegen eine Stromquelle gefordert, die bei bis zu 125 Volt 1000 Ampere mit einer Toleranz von weniger als 50 mA liefern kann. Diese Stromquelle wurde aus parallel arbeitenden Einzelstromquellen erzeugt. Eine Anforderung war dabei, dass falls eine Stromquelle ausfällt, die anderen Stromquellen sofort die Last der ausgefallenen Stromversorgung übernehmen können. Meine Aufgabe war es, die Steuerungsplatine für das System und die Steuerungsplatinen für die einzelnen Stromquellen zu entwickeln und die Steuerungskomponenten zu programmieren. Beide Platinen sind FPGA basiert (Xilinx Spartan 6) und enthalten einen Microblaze Prozessor. Für die Kommunikation habe ich den Hardware-Layer von Ethernet mit einem proprietären Protokoll entwicklt welches den Echtzeit-Rahmenbingungen entspricht. Durch die direkte Kommunikation zwischen dem FPGA auf der Systemsteuerung und den FPGAs in den Stromquellen kann innerhalb von wenigen μs auf den Ausfall einer Stromquelle reagiert werden. Es wurde dadurch auch sichergestellt, dass eventuell auftretende Fehler mit minimaler Verzögerung an die Systemsteuerung übertragen werden können. Für die Regelung war eine hochgenaue Erfassung des Stroms notwendig. Diese wurde durch einen 18 bit ADC mit nachfolgender Signalaufbereitung realisiert. Durch eine Abtastung auf einem Vielfachen der Regelbandbreite und anschließende Filterung mit Unterabtastung konnten aus dem 18 Bit ADC problemlos die geforderten 20 Bit Auflösung errechnet werden. Die Fehler der Messschaltuing konnten durch Kalibrierung und Regelung der Temperatur der Messeinrichtung minimiert werden.

In einem Folgeprojekt der Antennensteuerung vom Vorjahr wurde die FPGA Firmware erweitert. Die Peripherie des Microblaze-Prozessors wurde um selbstgeschriebene Module erweitert und ansonsten entsprechend der geänderten Hardware angepasst. Die Software wurde grundlegend überarbeitet. Insbesondere wurde der Kommunikationslayer neu geschrieben um automatisierte Kommunikation zwischen dem PC-Client (Test GUI) und der Steuerung zu ermöglichen. Die Objekte mit denen kommuniziert werden kann, werden aus einer XML-Datei - zusammen mit ihren Attributen - gelesen und daraus Source-Code für PC und Steuerung erzeugt. Die Test GUI war diesmal Teil des Auftrags und wurde um ein Kommando-Interface via Virtual COM Port erweitert mit dem die Kommunikations-Objekte automatisiert angesprochen werden konnten.

Basierend auf einem Microblaze wurde eine Steuerung in ein Spartan 6 FPGA auf einem Enclustra FPGA-Modul

entwickelt. Die Hardware wurde vom Kunden entwickelt. Mein Projektannteil war das FPGA und die Software auf dem Microblaze. Die Antennensteuerung war mehrere Kilomenter von der Zentrale entfernt und über Ethernet angeschlossen. Weitere Peripherie war über IIC, SPI, RS485 und RS232 angeschlossen. Für die Kommunikation mit der Zentrale habe ich ein Byte-Stream Protokoll entwickelt über das Kommandos gesendet und der Status abgefragt werden konnt. Basierend auf diesem Protokoll konnte auch ein Firmwareupdate durchgeführt werden. Durch Verwendung von zwei FPGA-Versionen (golden und actual) wurde sicher gestellt, dass bei einem Stromausfall während des Prorammierens des Konfigurationsspeichers, das FPGA trotzdem wieder startete und erneut programmiert werden konnte. Für den Test und die Inbetriebnahme habe ich eine Test GUI für Windows entwickelt, in der alle Funktionen und das Protokoll getestet werden konnten.

Um Protonen-, Elektronen- oder Ionenpakete zu beschleunigen werden starke E-Felder benötigt. Diese werden von Klystronen erzeugt, die mit Hochspannungsimpulsen angeregt werden. Dabei werden Spannungspulse bis zu 500 kV bei Stromstärken bis zu 300 Ampere benötigt. Meine Aufgabe war die Entwicklung einer FPGA-basierten Hardware die aus über hundert einzelnen Komponenten diesen Spannungspuls zuverlässig erzeugt. Durch die Potentialunterschiede können die Module nur über Lichtwellenleiter kommunizieren. Ein integraler Bestandteil des Projektes ist es eine Kommunikationsstruktur zur Verfügung zu stellen, bei der die einzelnen Komponenten, selbst bei den durch die Hochspannungsimpulse erzeugten Störungen kommunizieren können bzw. bei Störungen der Kommunikation zuverlässig arbeiten können. Aufgrund meinen frühen Einbindung in das Projekt konnte ich das Konzept verbessern und so Entwicklungszeit und Serienkosten signifikant senken.

Eine in die Jahre gekommene Zentrale für eine Alarmanlage wurde auf eine neue Hardware portiert. Die gesamte Digitallogik wurde in ein FPGA integriert. Im ersten Schritt sollte die alte Software - mit minimalsten Anpassungen - auf der neuen Hardware laufen. Meine Aufgabe bestand im Design und der Implementierung des FPGAs sowie der Beratung und Koordination der Hardware-Entwicklung und dem Layout. Im zweiten Schritt wurde die Software erweitert um die Anlage auch über TCP/IP bedienen zu können (anstatt RS232). Auch diese Erweiterungen hatten für die alte Software transparent zu sein. Dazu wurde unter anderem das Laufzeitmodell des Prozessors erweitert um parallel zur alten (Assembler-) Software die in C geschriebene TCP/IP-Anbindung zu realisieren.

In weiteren Schritten wurde die Software und das FPGA erweitert:

• Firmware Download
• AES-256 Verschlüsselung
• RSA Verschlüsselung

Für eine neue Produktlinie wurde ein Datenflusskonzept entwickelt und in ein Xilinx-FPGA integriert. Zur Erfassung und Ausgabe von Daten wurde ein Framework für standardisierte Module entwickelt und für eines dieser Module das FPGA programmiert. Das FPGA enthält einen PCI Core, der von mir integriert wurde. Über diesen Core wird das Modul parametriert und leitet daraufhin Datenströme zwischen den verschiedenen Schnittstellen hin und her. Die PCI Schnittstelle ist natürlich auch eine mögliche Datenquelle bzw. Datenziel. Der PCI-Transfer erfolgte über Scatter-gather DMA. Andere Schnittstellen waren z.B. ein LWL- und ein EtherCAT-Interface.

Programmierung eines Steuergerätes für Schubgelenkbusse zur Stabilisierung des Gelenks. Ein vorhandener Knickschutz Algorithums musste auf eine neue Hardware und Softwareplattform portiert wereden. Die neue SW musste MISRA-konform unter dem Betriebssystem OSEK implementiert werden. Zielprozessor war ein S12X-Prozessor von Freescale (früher Motorola).

Mein Verantwortungsbereich war:

• Installation und Konfiguration von OSEK-OS und CANbedded von Vector
• Erstellung von Treibern für die neue Hardware
• Bereitstellung von Support zur Inbetriebnahme der neuen Hardware
• Entwicklung der Taskstruktur
• Portierung des Knickschutzalgorithmus
• Integration der UDS-Diagnose, eines Fehlerspeichers und der Störungsüberwachung.
• Erstellung einer Testumgebung für die Modultests auf dem Target-Prozessor

Ein vorhandener Applikationscontroller für einen Controller in einer Kettensäge wurde um ein Gateway von XCP auf dessen proprietäres Flash boot loader Protokoll (NEC78k) erweitert.

Die Teilaufgaben des Projektes waren:

• Erstellung der Requierements
• Erstellung der Dokumentation
• Erstellung der Testshell für den Modultest
• Erstellung und Test der Gateway-Software
• Support für die Hardware-Entwicklung
• Inbetriebnahme

Es wurde eine ASP.NET Applikation erstellt, welche mittels SQL-Datenbank den Datenbestand und die Präsentation

von Immobilien verwaltet.

• Design des Web-Interfaces
• Design der Datenbank
• Implementierung und Test
• Administration des Servers
• Erstellung von PC-Tools für die konfortable Datenaufbereitung und -transfer

Hardware

• Bauteilauswahl
• Konzepterstellung

FPGA:

• Entwicklung eines Konzeptes zum optimalen Datendurchsatz
• Design und Implementierung eines Interfaces zu einem Local-Bus
• Design und Implementierung eines Interfaces zu einem Puffer-DRAM
• Design und Implementierung eines recht aufwändigen Signalverarbeitungsalgorithmus in einem möglichst kostengünstigen FPGA

Erstellung einer Bibliothek die einen Rhode&Schwarz Satellitentuner mit einfachen C-Funktionen steuern lässt. Der Tuner wird mittels IEEE488 bedient. Entsprechend der Anforderungen des Kunden wurde die Funktionalität des Tuners auf mächtigere Funktionen abgebildet. Ein Eventhandling wurde implementiert.