09/17 ? dato deveritec GmbH

Tätigkeit: Analog Design Engineer; RTL Design Engineer

RTL Entwicklung und Verifikation für ASICs and
FPGAs
Synthese von RTL für verschiedene Technologien
Hardwarenahe Software Entwicklung für Hardware Validierung

Projektübersicht:

? Funktionale Verifikation eines FPGA-Designs für ein 3D-Stereo-Vision-System
Simulationsframework: VUnit für Testautomatisierung von Regressiontests
Simulation und Code Coverage mit Mentor Modelsim

? RTL Entwicklung and Integration eines Bildsensorsystems für
Schaumfüllstanderfassung.
Entwicklung eines Sensor-Interfaces für Datentransfer vom ams Dragster Line Scan Sensor
Modellierung von einem SPI-Master
Integration der verschiedenen Models und Interfaces für die schnelle
Bildaufnahme und Übertragung über USB

? Integration und Verifikation eines Satellitensystems
Hardwarenahe Software Entwicklung für Validierung des FPGAs mit Python und Embedded-C
RTL Integration des Systems für Datentransfer über PCIe und Synthese mit Xilinx Vivado.

09/15 ? 06/17 Masterarbeit: Entwicklung eines bezüglich Auflösung und
Geschwindigkeit konfigurierbaren Digital-Analog-Wandlers
Fraunhofer IIS/EAS, Dresden

Eine skalierbare DAC-Architektur wurde in CMOS 180nm Technologie entwickelt, von denen
die Auflösung und Bandbreite konfigurierbar ist.
- Evaluierung verschiedener DAC Topologien, bezüglich Leistungseffizienz, Geschwindigkeit
und Chipfläche und Auswahl einer geeigneten Variante.
- Modellierung der einzelnen zugrunde liegenden Komponenten mit Verilog-A, Entwurf mit
Cadence Virtuoso und Simulation mit spectre und ams.
- Layout und Extraktion der parasitären Elemente.

12/15 ? 09/16 Praktikant in mixed-signal-Schaltungsentwurf
Fraunhofer IIS/EAS, Dresden

- Entwicklung eines energieeffizienten Quarz-Oszillators mit Amplituden-Regelung: Schaltplanentwurf,
Simulation und Layoutentwurf.
- Entwicklung eines digitalen Frequenzteilers: RTL-Beschreibung mit Verilog sowie Synthese,
Verifikation und Validierung.
- Entwicklung eines superschnellen multifunktionalen Barrel-Shifters: Full-Custom-Entwurf,
Synthese und Place-and-Route.

07/12 ? 09/13 Software-Ingenieur
Robert Bosch Engineering and Business Solutions Ltd., Bengaluru, Indien

- Entwicklung von AUTOSAR-Basissoftware für CAN-, LIN- und Ethernet-
Kommunikationsstack in Embedded-C.
- Bearbeitung von AUTOSAR-BSW Konfigurationen und Codegenerierung mit OAW und BCT.

Weitere Projekteinsätze:

04/14 ? 07/14 Entwicklung eines 3 Bit D/A-Wandlers mit Widerstandskette
TU Darmstadt, Fakultät Integrierte Elektronische Systeme

- Entwicklung des Schaltungsplanes und Layouts der DAC Komponenten in 130nm
Technologie. Entwurf mit Cadence Virtuoso, Simulation mit spectre und Post-Layout
Validierung.

08/14 Entwicklung eines Prozessors für ARM Thumb-Befehlssatz
TU Darmstadt, Fakultät Integrierte Elektronische Systeme

- Implementierung eines Prozessors mit fünfstufigen Pipeline auf Verilog HDL, der
assemblierte Testprogramme für den ARM Thumb-Befehlssatz ausführt. RTL-Beschreibung
mit ModelSim und Synthese mit Synopsys Design Compiler.

01/12 ? 03/12 Entwurf eines DSP-basierten Positionsensors für die Abschuss-
Steuerung einer Schiffsartillerie
Bharath Electronics Limited, Bangalore, Indien

- Programmierung eines TigerSharc DSP für die Umsetzung von Winkeldaten ins
zweckmäßige Format.
- Programmierung eines CPLD für die Steuersignalgenerierung (VHDL).