FPGA Entwickler
Aktualisiert am 22.05.2021
Profil
Freiberufler / Selbstständiger
Verfügbar ab: 01.09.2021
Verfügbar zu: 70%
davon vor Ort: 65%
VHDL
Analytische Fähigkeiten
Verilog HDL
Embedded C
ASIC
Git
Microsoft Office
Perl
Embedded Betriebssystem
Englisch
fließend/B2

Einsatzorte

Einsatzorte

Olching (Deutschland) (+50km) München (+100km) Mindelheim (+100km)
nicht möglich

Projekte

Projekte

6 Jahre 9 Monate
2017-07 - heute

Erstellung von Systemkonzepten und Auswahl

Diplom Ingenieur Entwicklung
Diplom Ingenieur Entwicklung
  • Erstellung von Systemkonzepten und Auswahl von Logikbausteinen
  • Definition, Umsetzung und Simulation von Logikfunktionen in HDL (Verilog/VHDL)
  • Anbindung der Logik an Embedded-Mikrokontrollers-Systeme und Erstellung von Testsoftware in der Programmiersprache C/C++
  • Erstellung von Test/Update Software für Windows/ Linux
Ingenieurbüro Spies
Hohenwart
12 Jahre 6 Monate
2005-01 - 2017-06

neue FPGA Technologien

Principal Staff Engineer Logic Design
Principal Staff Engineer Logic Design

Zusätzliche Aufgaben aufgrund der neuen Position und der Fokussierung auf neue FPGA Technologien

  • Technische Verantwortung für alle Logik Design Projekte (FPGAs, CPLDs und ASICs) einschließlich Verantwortung für die Design Qualität und den termingerechten Abschluss 
  • Technische Unterstützung von Marketing-, Verkaufs-Mannschaft und den Kunden
  • Marktanalyse und Evaluierung neuer FPGA und ASIC Technologien, technischer Trends und Anforderungen
  • Erstellen von Zeitplänen, Machbarkeitsstudien und Spezifikationen
  • Generierung von FPGA Programmier-Daten, die für die Produktion oder für Updates im Feld notwendig sind
21 Jahre 6 Monate
1996-01 - 2017-06

Diverse Projekte

  • Artesyn – Emerson – Motorola – Force Computers
  • Firmenwechsel aufgrund diverser Betriebsübergänge

03/2014 – 06/2017:

Kunde: Artesyn Embedded Technologies GmbH,  Neubiberg

01/2008 – 02/2014:

Kunde: Emerson Network Power Embedded Computing GmbH

02/2005 – 12/2007:

Kunde: Motorola GmbH

01/1996 – 01/2005:

Kunde: Force Computers GmbH

6 Jahre 4 Monate
1998-09 - 2004-12

ASIC

Chief Architect
Chief Architect

Zusätzliche Aufgaben aufgrund der neuen Position

  • Verantwortung für Architektur und Realisierung von ASICProjekten sowie deren termingerechten Abschluss
  • Ausbau der technischen Kompetenz innerhalb der ASIC-Abteilung. Zum Beispiel Weiterentwicklung des ASIC-Design-Flow sowie deren Dokumentation
  • Vertretung und Präsentation der Projekt und der Abteilung bez. Architektur, Design und Arbeitsabläufen
  • Umsetzung von Kunden- und Markanforderungen in ASIC Produktvorschläge
  • Analyse von Kundenapplikationen und Informationen aus dem Feld und Einbringen der Daten in das Team und in neue Designs
  • Betreuung der ASIC-Designer in der Konzeptphase, beim Design und bei der Problemlösung
2 Jahre 8 Monate
1996-01 - 1998-08

Entwicklung und Simulation von ASIC?s

ASIC Design Engineer
ASIC Design Engineer
  • Entwicklung und Simulation von ASIC’s mit der Hochsprache Verilog
  • Schaltungssynthese mit Design Compiler von Synopsys
  • Mitarbeit bei der Partitionierung der Design-Aufgabe und der Ressourcenzuordnung
  • Zusammenarbeit mit anderen Abteilungen innerhalb Engineering
  • Unterstützung der Hardware- und Software-Entwickler bei Design und Test
9 Monate
1995-04 - 1995-12

integrierte Schaltungen

Design Ingenieur
Design Ingenieur

Mitarbeit an einem MPEG-2 Decoder Baustein. RTL Kodierung, schreiben der Testumgebung und der Tests mit VHDL

SICAN GmbH
Hannover
5 Jahre 9 Monate
1989-07 - 1995-03

Betreuung des Design Centers

Applikations-Ingenieur ASIC
Applikations-Ingenieur ASIC
  • Betreuung des Design Centers (Software und Hardware Installation und die Wartung der Workstations
  • Unterstützung von Kunden im Design Center und Durchführung von Workshops für FPGA/ASIC-Designs
  • Realisierbarkeitsstudien, Schaltungsabschätzungen, Preisanfragen bei Herstellern, Bearbeiten bzw. Erstellen von Spezifikationen
  • Durchführung von Kundenentwicklungen von der Spezifikation über Schaltungseingabe, Netzlistengenerierung, Simulation, Verifikation, Erstellen der Testvektoren bis zum Erstellen des Layouts
Eurodis Enatechnik Electronics GmbH
Quickborn
3 Jahre 4 Monate
1986-03 - 1989-06

Entwurf von Verstärkerschaltungen

Labor Ingenieur
Labor Ingenieur
  • Entwurf von Verstärkerschaltungen in 1µm CMOS
  • Simulation von 2D-Filtern zur Bildverbesserung
  • Entwurf eines Zeilenspeichers für ein Echtzeit 2D-Filter für Videoanwendungen
  • Untersuchung von Architekturkonzepten für künstliche Neuronale Netze
Siemens AG
München

Aus- und Weiterbildung

Aus- und Weiterbildung

5 Jahre 7 Monate
1980-10 - 1986-04

Studium der Elektrotechnik

Diplom-Ingenieur Univ., Technische Universität München, München
Diplom-Ingenieur Univ.
Technische Universität München, München

Position

Position

FPGA Entwickler 

Kompetenzen

Kompetenzen

Top-Skills

VHDL Analytische Fähigkeiten Verilog HDL Embedded C ASIC Git Microsoft Office Perl Embedded Betriebssystem

Produkte / Standards / Erfahrungen / Methoden

KURZPROFIL:

  • 25 Jahre Erfahrung in der Entwickler von komplexen Logik Designs mit HDL (Verilog/VHDL)
  • Fachkompetenz Systemarchitektur im Bereich Embedded Computing
  • Sehr gute analytische und konzeptionelle Fähigkeiten

Hardwarebeschreibungssprachen:

Verilog/VHDL sehr gute Kenntnisse

Halbleiter-Technologien:

ASIC/FPGA/CPLD sehr gute Kenntnisse

Hersteller programmierbarer Logik:

  • Lattice / Xilinx / Intel(Altera) sehr gute Kenntnisse
  • Microsemi / QuickLogic  fortgeschrittene Kenntnisse

Sensor-Technologie:

LIDAR  sehr gute Kenntnisse

Skriptsprachen:

tcl, perl, Python fortgeschrittene Kenntnisse

Versionskontrollsoftware:

Clearcase, svn, git fortgeschrittene Kenntnisse

Digitale Oszilloskope:

Agilent/Tektronix fortgeschrittene Kenntnisse

Büro-Software-Kenntnisse:

Microsoft Office sehr gute Kenntnisse

Beruflicher Werdegang:

LIDAR IP

Aufgaben:

Logik Modul für die Erfassung von Zielen aus Rückstreukurven in Echtzeit

Rolle:

Verantwortlich für die Spezifikation, Entwicklung, Simulation und Test der IP anhand von Test-Plattformen.

Tätigkeiten:

Mitarbeit am LIDAR System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung der Logik, Erstellen der Testumgebung und der Tests, Erstellen der Anbindungs-Software für einen Mikrocontroller und für einen Embedded Linux Rechner. Inbetriebnahme der TestPlattformen 

Technologien:

FPGA Bausteine von Xilinx und Lattice, Verilog Simulatoren der Hersteller, Mikrokontroller von Arm mit M0+ Architektur, g++ GNU C/C++ Compiler, PlatformIO IDE, Embedded Linux Modul von Acme Systems, Versionskontroll-Software SVN und GIT

Besonderheiten:

Einarbeiten in neue Mikrokontroller Architektur, Arbeiten mit neuer IDE und Erstellen der Applikations-Software mit C/C++

MaxCore

Aufgaben:

Artesyn Embedded Technologies Plattform, welche eine vielseitige und dichte Architektur bietet, um eine maximale Rechen- und Medienverarbeitungsdichte zu erzielen

Rolle:

Verantwortlich für alle programmierbaren Bausteine der Plattform und der systemrelevanten Einsteckkarten (fünf Bausteine)

Tätigkeiten:

Mitarbeit am System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung aller Bausteine, Erstellen der Testumgebung und der Tests, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme der Plattform und der Karten

Technologien:

Lattice Bausteine der MACHXO2 Familie, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN.

Besonderheiten:

Paralleles Arbeiten an fünf Designs. Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung von Teams in USA und Indien 

ATCA-8310

Aufgaben:

AdvancedTCA DSP Board, unterstützt bis zu 30 DSPs, einen 8 Core Service Prozessor und einen 2 Core Intel I7 Prozessor. Für einen Telekom Kunden wurden mehrere Time Division Multiplex (TDM) Rear-TransistionModule (RTM) entwickelt, die unter anderem OC-3, OC-12, DS1 und DS3 unterstützen

Rolle:

Technische Projektleitung aller programmierbaren Bausteine, bestehend aus TDM FPGAs, deren Entwicklung ein Drittanbieter übernommen hat und den programmierbaren Bausteine für das Basis Board und das Basis RTM

Tätigkeiten:

Mitarbeit am System Konzept und der Verteilung der Funktionen auf die Bausteine, Erstellen/Abnahmen der Logik Design Spezifikationen, Implementierung der Bausteine für das Basis Board und Basis RTM, Erstellen der Testumgebung und der Tests, Übernahme der Testumgebung und der Tests für die TDM FPGAs, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme des Boards inklusive RTM

Technologien:

Lattice Bausteine der Familien MACHXO2/ECP2/ECP2M, PCI Express Schnittstelle, proprietäre SERDES Schnittstelle für die Zusammenfassung von TDM Busen, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN

Besonderheiten:

Übernahme und Wartung der komplexen TDM FPGAs (teilweise haben mehr als 10 Entwickler an den TDM Designs mitgewirkt). Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung des Kunden aus England

Betriebssysteme

Linux
fortgeschrittene Kenntnisse
Unix
fortgeschrittene Kenntnisse
Windows
fortgeschrittene Kenntnisse

Programmiersprachen

C
fortgeschrittene Kenntnisse
C++
Grundkenntnisse
Java
fortgeschrittene Kenntnisse

Einsatzorte

Einsatzorte

Olching (Deutschland) (+50km) München (+100km) Mindelheim (+100km)
nicht möglich

Projekte

Projekte

6 Jahre 9 Monate
2017-07 - heute

Erstellung von Systemkonzepten und Auswahl

Diplom Ingenieur Entwicklung
Diplom Ingenieur Entwicklung
  • Erstellung von Systemkonzepten und Auswahl von Logikbausteinen
  • Definition, Umsetzung und Simulation von Logikfunktionen in HDL (Verilog/VHDL)
  • Anbindung der Logik an Embedded-Mikrokontrollers-Systeme und Erstellung von Testsoftware in der Programmiersprache C/C++
  • Erstellung von Test/Update Software für Windows/ Linux
Ingenieurbüro Spies
Hohenwart
12 Jahre 6 Monate
2005-01 - 2017-06

neue FPGA Technologien

Principal Staff Engineer Logic Design
Principal Staff Engineer Logic Design

Zusätzliche Aufgaben aufgrund der neuen Position und der Fokussierung auf neue FPGA Technologien

  • Technische Verantwortung für alle Logik Design Projekte (FPGAs, CPLDs und ASICs) einschließlich Verantwortung für die Design Qualität und den termingerechten Abschluss 
  • Technische Unterstützung von Marketing-, Verkaufs-Mannschaft und den Kunden
  • Marktanalyse und Evaluierung neuer FPGA und ASIC Technologien, technischer Trends und Anforderungen
  • Erstellen von Zeitplänen, Machbarkeitsstudien und Spezifikationen
  • Generierung von FPGA Programmier-Daten, die für die Produktion oder für Updates im Feld notwendig sind
21 Jahre 6 Monate
1996-01 - 2017-06

Diverse Projekte

  • Artesyn – Emerson – Motorola – Force Computers
  • Firmenwechsel aufgrund diverser Betriebsübergänge

03/2014 – 06/2017:

Kunde: Artesyn Embedded Technologies GmbH,  Neubiberg

01/2008 – 02/2014:

Kunde: Emerson Network Power Embedded Computing GmbH

02/2005 – 12/2007:

Kunde: Motorola GmbH

01/1996 – 01/2005:

Kunde: Force Computers GmbH

6 Jahre 4 Monate
1998-09 - 2004-12

ASIC

Chief Architect
Chief Architect

Zusätzliche Aufgaben aufgrund der neuen Position

  • Verantwortung für Architektur und Realisierung von ASICProjekten sowie deren termingerechten Abschluss
  • Ausbau der technischen Kompetenz innerhalb der ASIC-Abteilung. Zum Beispiel Weiterentwicklung des ASIC-Design-Flow sowie deren Dokumentation
  • Vertretung und Präsentation der Projekt und der Abteilung bez. Architektur, Design und Arbeitsabläufen
  • Umsetzung von Kunden- und Markanforderungen in ASIC Produktvorschläge
  • Analyse von Kundenapplikationen und Informationen aus dem Feld und Einbringen der Daten in das Team und in neue Designs
  • Betreuung der ASIC-Designer in der Konzeptphase, beim Design und bei der Problemlösung
2 Jahre 8 Monate
1996-01 - 1998-08

Entwicklung und Simulation von ASIC?s

ASIC Design Engineer
ASIC Design Engineer
  • Entwicklung und Simulation von ASIC’s mit der Hochsprache Verilog
  • Schaltungssynthese mit Design Compiler von Synopsys
  • Mitarbeit bei der Partitionierung der Design-Aufgabe und der Ressourcenzuordnung
  • Zusammenarbeit mit anderen Abteilungen innerhalb Engineering
  • Unterstützung der Hardware- und Software-Entwickler bei Design und Test
9 Monate
1995-04 - 1995-12

integrierte Schaltungen

Design Ingenieur
Design Ingenieur

Mitarbeit an einem MPEG-2 Decoder Baustein. RTL Kodierung, schreiben der Testumgebung und der Tests mit VHDL

SICAN GmbH
Hannover
5 Jahre 9 Monate
1989-07 - 1995-03

Betreuung des Design Centers

Applikations-Ingenieur ASIC
Applikations-Ingenieur ASIC
  • Betreuung des Design Centers (Software und Hardware Installation und die Wartung der Workstations
  • Unterstützung von Kunden im Design Center und Durchführung von Workshops für FPGA/ASIC-Designs
  • Realisierbarkeitsstudien, Schaltungsabschätzungen, Preisanfragen bei Herstellern, Bearbeiten bzw. Erstellen von Spezifikationen
  • Durchführung von Kundenentwicklungen von der Spezifikation über Schaltungseingabe, Netzlistengenerierung, Simulation, Verifikation, Erstellen der Testvektoren bis zum Erstellen des Layouts
Eurodis Enatechnik Electronics GmbH
Quickborn
3 Jahre 4 Monate
1986-03 - 1989-06

Entwurf von Verstärkerschaltungen

Labor Ingenieur
Labor Ingenieur
  • Entwurf von Verstärkerschaltungen in 1µm CMOS
  • Simulation von 2D-Filtern zur Bildverbesserung
  • Entwurf eines Zeilenspeichers für ein Echtzeit 2D-Filter für Videoanwendungen
  • Untersuchung von Architekturkonzepten für künstliche Neuronale Netze
Siemens AG
München

Aus- und Weiterbildung

Aus- und Weiterbildung

5 Jahre 7 Monate
1980-10 - 1986-04

Studium der Elektrotechnik

Diplom-Ingenieur Univ., Technische Universität München, München
Diplom-Ingenieur Univ.
Technische Universität München, München

Position

Position

FPGA Entwickler 

Kompetenzen

Kompetenzen

Top-Skills

VHDL Analytische Fähigkeiten Verilog HDL Embedded C ASIC Git Microsoft Office Perl Embedded Betriebssystem

Produkte / Standards / Erfahrungen / Methoden

KURZPROFIL:

  • 25 Jahre Erfahrung in der Entwickler von komplexen Logik Designs mit HDL (Verilog/VHDL)
  • Fachkompetenz Systemarchitektur im Bereich Embedded Computing
  • Sehr gute analytische und konzeptionelle Fähigkeiten

Hardwarebeschreibungssprachen:

Verilog/VHDL sehr gute Kenntnisse

Halbleiter-Technologien:

ASIC/FPGA/CPLD sehr gute Kenntnisse

Hersteller programmierbarer Logik:

  • Lattice / Xilinx / Intel(Altera) sehr gute Kenntnisse
  • Microsemi / QuickLogic  fortgeschrittene Kenntnisse

Sensor-Technologie:

LIDAR  sehr gute Kenntnisse

Skriptsprachen:

tcl, perl, Python fortgeschrittene Kenntnisse

Versionskontrollsoftware:

Clearcase, svn, git fortgeschrittene Kenntnisse

Digitale Oszilloskope:

Agilent/Tektronix fortgeschrittene Kenntnisse

Büro-Software-Kenntnisse:

Microsoft Office sehr gute Kenntnisse

Beruflicher Werdegang:

LIDAR IP

Aufgaben:

Logik Modul für die Erfassung von Zielen aus Rückstreukurven in Echtzeit

Rolle:

Verantwortlich für die Spezifikation, Entwicklung, Simulation und Test der IP anhand von Test-Plattformen.

Tätigkeiten:

Mitarbeit am LIDAR System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung der Logik, Erstellen der Testumgebung und der Tests, Erstellen der Anbindungs-Software für einen Mikrocontroller und für einen Embedded Linux Rechner. Inbetriebnahme der TestPlattformen 

Technologien:

FPGA Bausteine von Xilinx und Lattice, Verilog Simulatoren der Hersteller, Mikrokontroller von Arm mit M0+ Architektur, g++ GNU C/C++ Compiler, PlatformIO IDE, Embedded Linux Modul von Acme Systems, Versionskontroll-Software SVN und GIT

Besonderheiten:

Einarbeiten in neue Mikrokontroller Architektur, Arbeiten mit neuer IDE und Erstellen der Applikations-Software mit C/C++

MaxCore

Aufgaben:

Artesyn Embedded Technologies Plattform, welche eine vielseitige und dichte Architektur bietet, um eine maximale Rechen- und Medienverarbeitungsdichte zu erzielen

Rolle:

Verantwortlich für alle programmierbaren Bausteine der Plattform und der systemrelevanten Einsteckkarten (fünf Bausteine)

Tätigkeiten:

Mitarbeit am System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung aller Bausteine, Erstellen der Testumgebung und der Tests, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme der Plattform und der Karten

Technologien:

Lattice Bausteine der MACHXO2 Familie, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN.

Besonderheiten:

Paralleles Arbeiten an fünf Designs. Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung von Teams in USA und Indien 

ATCA-8310

Aufgaben:

AdvancedTCA DSP Board, unterstützt bis zu 30 DSPs, einen 8 Core Service Prozessor und einen 2 Core Intel I7 Prozessor. Für einen Telekom Kunden wurden mehrere Time Division Multiplex (TDM) Rear-TransistionModule (RTM) entwickelt, die unter anderem OC-3, OC-12, DS1 und DS3 unterstützen

Rolle:

Technische Projektleitung aller programmierbaren Bausteine, bestehend aus TDM FPGAs, deren Entwicklung ein Drittanbieter übernommen hat und den programmierbaren Bausteine für das Basis Board und das Basis RTM

Tätigkeiten:

Mitarbeit am System Konzept und der Verteilung der Funktionen auf die Bausteine, Erstellen/Abnahmen der Logik Design Spezifikationen, Implementierung der Bausteine für das Basis Board und Basis RTM, Erstellen der Testumgebung und der Tests, Übernahme der Testumgebung und der Tests für die TDM FPGAs, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme des Boards inklusive RTM

Technologien:

Lattice Bausteine der Familien MACHXO2/ECP2/ECP2M, PCI Express Schnittstelle, proprietäre SERDES Schnittstelle für die Zusammenfassung von TDM Busen, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN

Besonderheiten:

Übernahme und Wartung der komplexen TDM FPGAs (teilweise haben mehr als 10 Entwickler an den TDM Designs mitgewirkt). Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung des Kunden aus England

Betriebssysteme

Linux
fortgeschrittene Kenntnisse
Unix
fortgeschrittene Kenntnisse
Windows
fortgeschrittene Kenntnisse

Programmiersprachen

C
fortgeschrittene Kenntnisse
C++
Grundkenntnisse
Java
fortgeschrittene Kenntnisse

Vertrauen Sie auf GULP

Im Bereich Freelancing
Im Bereich Arbeitnehmerüberlassung / Personalvermittlung

Fragen?

Rufen Sie uns an +49 89 500316-300 oder schreiben Sie uns:

Das GULP Freelancer-Portal

Direktester geht's nicht! Ganz einfach Freelancer finden und direkt Kontakt aufnehmen.